Wynik wyszukiwania
Zapytanie:
UKŁAD REKONFIGUROWALNY
Liczba odnalezionych rekordów:
11
Przejście do opcji zmiany formatu
|
Wyświetlenie wyników w wersji do druku
|
Pobranie pliku do edytora
|
Przesłanie wyników do modułu analizy
|
excel
|
Nowe wyszukiwanie
1/11
Nr opisu:
0000105292
On hardware synthesis and implementation of PLC programs in FPGAs.
[Aut.]: Adam
Milik
.
-
Microprocess. Microsyst.
2016 vol. 44
, s. 2-16, bibliogr. 37 poz..
Impact Factor
1.025.
Punktacja MNiSW
20.000
PLC
;
FPGA
;
DSP48
;
LD
;
IL
;
SFC
;
DFG
;
synteza wysokiego poziomu
;
synteza logiczna
;
układ rekonfigurowalny
PLC
;
FPGA
;
DSP48
;
LD
;
IL
;
SFC
;
DFG
;
high level synthesis
;
logic synthesis
;
reconfigurable hardware
2/11
Nr opisu:
0000100890
On PLCs control program hardware implementation selected problems of mapping and scheduling.
[Aut.]: Adam
Milik
.
W:
[13th] IFAC Conference on Programmable Devices and Embedded Systems
. PDeS 2015, Cracow, May 13th - 14th, 2015. Preprints. [B.m.] : [b.w.], 2015
, s. 363-370, bibliogr. 27 poz.
Toż na CD-ROM
PLC
;
FPGA
;
DSP48
;
LD
;
SFC
;
DFG
;
synteza wysokiego poziomu
;
synteza logiczna
;
układ rekonfigurowalny
PLC
;
FPGA
;
DSP48
;
LD
;
SFC
;
DFG
;
high level synthesis
;
logic synthesis
;
reconfigurable hardware
3/11
Nr opisu:
0000101941
On PLCs control program hardware implementation selected problems of mapping and scheduling.
[Aut.]: Adam
Milik
.
-
IFAC-PapersOnLine
2015 vol. 28 iss. 4
, s. 354-361, bibliogr.
Referat wygłoszony na: 13th IFAC and IEEE Conference on Programmable Devices and Embedded Systems PDES 2015. Ed. by Adam Milik.
Punktacja MNiSW
5.000
PLC
;
FPGA
;
DSP48
;
LD
;
SFC
;
DFG
;
synteza wysokiego poziomu
;
synteza logiczna
;
układ rekonfigurowalny
;
IL
PLC
;
FPGA
;
DSP48
;
LD
;
SFC
;
DFG
;
high level synthesis
;
logic synthesis
;
reconfigurable hardware
;
IL
4/11
Nr opisu:
0000096130
On ladder diagrams compilation and synthesis to FPGA implemented reconfigurable logic controller.
[Aut.]: Adam
Milik
.
-
Adv. Electr. Electron. Eng.
2014 vol. 12 nr 5
, s. 443-451, bibliogr. 19 poz..
Punktacja MNiSW
5.000
DFG
;
FPGA
;
synteza wysokiego poziomu
;
IEC61131-3
;
LD
;
synteza logiczna
;
PLC
;
układ rekonfigurowalny
DFG
;
FPGA
;
high level synthesis
;
IEC61131-3
;
LD
;
logic synthesis
;
PLC
;
reconfigurable hardware
5/11
Nr opisu:
0000087667
Metoda reprezentacji pośredniej programu PLC opisanego za pomocą języków LD i SFC na potrzeby syntezy sprzętowej.
[Aut.]: Adam
Milik
.
-
Pomiary Autom. Kontr.
2013 vol. 59 nr 8
, s. 799-802, bibliogr. 13 poz..
Punktacja MNiSW
11.000
sterownik programowalny
;
LD
;
SFC
;
synteza logiczna wysokiego poziomu
;
DFG
;
graf przepływu danych
;
FPGA
;
układ rekonfigurowalny
;
schemat drabinkowy
programmable controller
;
LD
;
SFC
;
high level logic synthesis
;
DFG
;
data flow graph
;
FPGA
;
reconfigurable hardware
;
ladder diagram
6/11
Nr opisu:
0000073910
Synteza diagramu LD z operacjami arytmetycznymi przeznaczona dla układów FPGA.
[Aut.]: Adam
Milik
.
-
Pomiary Autom. Kontr.
2012 vol. 58 nr 7
, s. 617-619, bibliogr. 9 poz..
Punktacja MNiSW
7.000
sterownik programowalny
;
schemat drabinkowy
;
LD
;
FPGA
;
synteza logiczna wysokiego poziomu
;
arytmetyka
;
układ rekonfigurowalny
PLC
;
ladder diagram
;
LD
;
FPGA
;
high level logic synthesis
;
arithmetic
;
reconfigurable hardware
7/11
Nr opisu:
0000071068
Synthesis and implementation of reconfigurable PLC on FPGA platform.
[Aut.]: Adam
Milik
, Edward**
Hrynkiewicz
.
-
Int. J. Electron. Telecommun.
2012 vol. 58 no. 1
, s. 85-94, bibliogr. 30 poz..
Impact Factor
0.850.
Punktacja MNiSW
8.000
PLC
;
FPGA
;
synteza logiczna wysokiego poziomu
;
układ rekonfigurowalny
;
układ arytmetyczny
PLC
;
Field Programmable Gate Array
;
high level logic synthesis
;
reconfigurable hardware
;
arithmetic circuit
8/11
Nr opisu:
0000076369
Automatic implementation of arithmetic operation in reconfigurable logic controllers.
[Aut.]: Adam
Milik
, Andrzej
Pułka
.
W:
20th European Conference on Circuit Theory and Design
. ECCTD 2011, Linkoping, Sweden, August 29-31, 2011. Piscataway : Institute of Electrical and Electronics Engineers, 2011
, s. 721-724, bibliogr. 12 poz.
PLC
;
FPGA
;
synteza logiczna
;
układ arytmetyczny
;
układ rekonfigurowalny
;
synteza wysokiego poziomu
PLC
;
Field Programmable Gate Array
;
logic synthesis
;
arithmetic circuit
;
reconfigurable hardware
;
high level synthesis
9/11
Nr opisu:
0000068348
Implementacja wyrażeń arytmetycznych w rekonfigurowalnych sterownikach logicznych.
[Aut.]: Adam
Milik
, Andrzej
Pułka
.
-
Pomiary Autom. Kontr.
2011 vol. 57 nr 8
, s. 842-844, bibliogr. 10 poz..
Punktacja MNiSW
7.000
FPGA
;
arytmetyka
;
układ rekonfigurowalny
;
PLC
;
sterownik programowalny
;
synteza logiczna wysokiego poziomu
Field Programmable Gate Array
;
arithmetic
;
reconfigurable hardware
;
PLC
;
programmable logic controller
;
high level logic synthesis
10/11
Nr opisu:
0000014670
Challenges in implementation of FPAA/FPGA mixed-signal technology.
[Aut.]: Adam
Ziębiński
, Lech**
Znamirowski
.
W:
Proceedings of the International Conference on Engineering Education
. ICEE'2005. Global education interlink, Gliwice, Poland, July 25-29, 2005. Vol. 1. Eds: Jerzy Mościński, Marcin Maciążek. Gliwice : Silesian University of Technology, 2005
, s. 576-588, bibliogr. 37 poz.
Toż na CD
układ sygnałów mieszanych
;
FPAA
;
FPGA
;
układ rekonfigurowalny
mixed signal circuit
;
FPAA
;
FPGA
;
reconfigurable hardware
11/11
Nr opisu:
0000001172
Optimization technique for dynamic reconfiguration of programmable analog/digital arrays.
[Aut.]: Lech**
Znamirowski
, O.
Palusinski
, C.
Reiser
.
-
Analog Integr. Circuits Signal Process.
2002 vol. 31 iss. 1
, s. 19-30.
Impact Factor
0.204
układ rekonfigurowalny
;
filtracja adaptacyjna
;
FPGA
;
FPAA
reconfigurable hardware
;
adaptive filtering
;
FPGA
;
FPAA
stosując format:
standardowy
pełny z etykietami pól
roboczy
redakcja skr.
redakcja peł.
kontrolny
Nowe wyszukiwanie