Wynik wyszukiwania
Zapytanie:
UKŁAD FPGA
Liczba odnalezionych rekordów:
18
Przejście do opcji zmiany formatu
|
Wyświetlenie wyników w wersji do druku
|
Pobranie pliku do edytora
|
Przesłanie wyników do modułu analizy
|
excel
|
Nowe wyszukiwanie
1/18
Nr opisu:
0000071129
Modulator AM z modulującym sygnałem pseudolosowym.
[Aut.]: Rafał*
Stępień
, A.
Wiatrek
.
-
Pozn. Univ. Technol. Acad. J., Electr. Eng.
2012 no. 71
, s. 125-131, bibliogr. 14 poz..
Punktacja MNiSW
4.000
modulator AM
;
sygnał pseudolosowy
;
układ FPGA
AM modulator
;
pseudorandom signal
;
FPGA system
2/18
Nr opisu:
0000072422
Central processing units for PLC implementation in Virtex-4 FPGA.
[Aut.]: Mirosław
Chmiel
, Jan*
Mocha
, Edward**
Hrynkiewicz
, Adam
Milik
.
W:
18th IFAC World Congress 2011, Milan, Italy, 28 August - 2 September 2011
. Vol. 9. Red Hook : Curran, 2011
, s. 6902-6907, bibliogr.
programowalny sterownik logiczny
;
PLC
;
jednostka centralna
;
długość cyklu produkcyjnego
;
programowanie współbieżne
;
układ FPGA
;
FPGA
programmable logic controller
;
PLC
;
central processing unit
;
throughput time
;
concurrent programming
;
Field Programmable Gate Array
;
FPGA
3/18
Nr opisu:
0000068792
Kompaktowy sterownik programowalny z panelem dotykowym.
[Aut.]: Ł.
Folta
, Mirosław
Chmiel
, Jan*
Mocha
.
-
Wiad. Elektrot.
2011 R. 79 nr 11
, s. 47-49, bibliogr. 12 poz..
Punktacja MNiSW
5.000
sterownik programowalny
;
PLC
;
panel operatorski
;
FPGA
;
układ FPGA
programmable logic controller
;
operator panel
;
Field Programmable Gate Array
;
FPGA system
4/18
Nr opisu:
0000067928
Metoda dekompozycji algorytmów przetwarzania obrazów dla implementacji w układach FPGA.
[Aut.]: Wiesław
Pamuła
.
-
Pomiary Autom. Kontr.
2011 vol. 57 nr 6
, s. 648-651, bibliogr. 18 poz..
Punktacja MNiSW
7.000
układ FPGA
;
przetwarzanie obrazów
;
strumień wideo
;
potok przetwarzania
;
szeregowy strumień wideo
;
niskopoziomowa operacja pikselowa
FPGA system
;
image processing
;
video stream
;
pipeline processing
;
serial video stream
;
low level image processing
5/18
Nr opisu:
0000068354
Możliwość wykorzystania specyficznych własności układów FPGA do konstrukcji jednostki centralnej sterownika PLC.
[Aut.]: Mirosław
Chmiel
, Jan*
Mocha
.
-
Elektronika
2011 R. 52 nr 9
, s. 167-170, bibliogr. 9 poz..
Punktacja MNiSW
6.000
sterownik programowalny
;
PLC
;
układ FPGA
;
FPGA
;
układ logiki programowalnej
programmable logic controller
;
PLC
;
FPGA system
;
FPGA
;
Field Programmable Gate Array
;
programmable logic device
6/18
Nr opisu:
0000082094
Permutacja argumentów funkcji logicznej przy poszukiwaniu dekompozycji Ashenhursta.
[Aut.]: Edward**
Hrynkiewicz
, Dariusz
Polok
.
W:
Dziesiąta Krajowa Konferencja Elektroniki, [Darłówko Wschodnie, 05-09.06.2011]
. Materiały konferencji. [Gdańsk] : [Polskie Towarzystwo Elektrotechniki Teoretycznej i Stosowanej. Oddział Gdańsk], 2011
, s. 78
Pełny tekst na CD-ROM
synteza logiczna
;
dekompozycja
;
widmo Reeda-Mullera
;
układ FPGA
;
permutacja argumentów
logic synthesis
;
decomposition
;
Reed-Muller spectrum
;
FPGA system
;
variables permutation
7/18
Nr opisu:
0000076433
System fuzji obrazów wizyjnych i termowizyjnych dla potrzeb monitorowania otoczenia w czasie rzeczywistym.
[Aut.]: B.
Putz
, Anna
Timofiejczuk
, M.
Bartyś
, J.
Gwardecki
.
W:
Diagnostyka procesów i systemów
. DPS 2011. X Międzynarodowa konferencja naukowo-techniczna, Zamość, 19-21 września 2011. [Dokument elektroniczny]. [B.m.] : [b.w.], 2011
, pamięć USB (PenDrive) s. 442-450, bibliogr. 12 poz.
kamera termowizyjna
;
fuzja obrazów
;
układ FPGA
;
głowica optoelektroniczna
thermovisual camera
;
image fusion
;
FPGA system
;
optoelectronic head
8/18
Nr opisu:
0000063711
Xilinx Virtex-4 jako platforma rozwojowa jednostek centralnych PLC.
[Aut.]: Mirosław
Chmiel
, Jan*
Mocha
, Edward**
Hrynkiewicz
.
-
Pomiary Autom. Kontr.
2011 vol. 57 nr 1
, s. 55-57, bibliogr. 14 poz..
Punktacja MNiSW
7.000
programowalny sterownik logiczny
;
PLC
;
jednostka centralna
;
przetwarzanie współbieżne
;
układ FPGA
programmable logic controller
;
PLC
;
central processing unit
;
concurrent operation
;
FPGA system
;
Field Programmable Gate Array
9/18
Nr opisu:
0000059497
Analiza efektywności i kosztów sprzętowej realizacji filtrów cyfrowych o zadanej liniowej charakterystyce fazowej.
[Aut.]: Adam
Milik
, Andrzej
Pułka
, Jacek
Konopacki
.
-
Elektronika
2010 R. 51 nr 9
, s. 40-44, bibliogr. 9 poz.
filtr cyfrowy
;
projektowanie układów cyfrowych
;
układ FPGA
digital filter
;
digital circuit design
;
FPGA system
10/18
Nr opisu:
0000082641
Analiza efektywności i kosztów sprzętowej realizacji filtrów cyfrowych o zadanej liniowej charakterystyce fazowej.
[Aut.]: Adam
Milik
, Andrzej
Pułka
, Jacek
Konopacki
.
W:
Dziewiąta Krajowa Konferencja Elektroniki, [Darłówko Wschodnie, 30.05-02.06.2010]
. Materiały konferencji. [Gdańsk] : [Polskie Towarzystwo Elektrotechniki Teoretycznej i Stosowanej. Oddział Gdańsk], 2010
, s. 62
Pełny tekst na CD-ROM
projektowanie filtrów cyfrowych
;
projektowanie układów cyfrowych
;
układ FPGA
;
modelowanie
;
symulacja
;
współbieżność
digital filters design
;
digital circuit design
;
FPGA system
;
modelling
;
simulation
;
concurrency
11/18
Nr opisu:
0000062775
Redukcja emisji zaburzeń elektromagnetycznych w układach FPGA z wykorzystaniem struktur typu GALS.
[Aut.]: Józef
Kulisz
, Jan*
Mocha
, T.
Woźnica
.
-
Elektronika
2010 R. 51 nr 12
, s. 16-18, bibliogr. 9 poz.
układ logiki programowalnej
;
układ FPGA
;
emisja zaburzeń
;
GALS
programmable logic device
;
Field Programmable Gate Array
;
electromagnetic emission
;
GALS
12/18
Nr opisu:
0000059495
Szyfrowanie danych na dysku ATA.
[Aut.]: K.
Jakubczyk
, Marcin
Kucharczyk
.
-
Elektronika
2010 R. 51 nr 9
, s. 37-40, bibliogr. 6 poz.
szyfrowanie symetryczne
;
interfejs ATA
;
układ FPGA
symmetric key encryption
;
ATA interface
;
FPGA system
13/18
Nr opisu:
0000082637
Szyfrowanie danych na dysku ATA.
[Aut.]: K.
Jakubczyk
, Marcin
Kucharczyk
.
W:
Dziewiąta Krajowa Konferencja Elektroniki, [Darłówko Wschodnie, 30.05-02.06.2010]
. Materiały konferencji. [Gdańsk] : [Polskie Towarzystwo Elektrotechniki Teoretycznej i Stosowanej. Oddział Gdańsk], 2010
, s. 61
Pełny tekst na CD-ROM
interfejs ATA
;
szyfrowanie symetryczne
;
układ FPGA
ATA interface
;
symmetric key encryption
;
FPGA system
14/18
Nr opisu:
0000048089
Dekompozycyjne metody syntezy układów kombinacyjnych wykorzystujące binarne diagramy decyzyjne. Rozprawa doktorska.
[Aut.]: Adam
Opara
.
Gliwice, 2008, 129 k., bibliogr. 108 poz.
Politechnika Śląska. Wydział Automatyki, Elektroniki i Informatyki. Promotor: dr hab. inż. Dariusz Kania
układ programowalny
;
synteza logiczna
;
układ FPGA
;
układ CPLD
;
dekompozycja
;
binarny diagram decyzyjny
programmable device
;
logic synthesis
;
FPGA system
;
CPLD structure
;
decomposition
;
binary decision diagram
15/18
Nr opisu:
0000039950
Zastosowanie liniowych rejestrów pierścieniowych do testowania połączeń w układach FPGA.
[Aut.]: Andrzej**
Hławiczka
, Krzysztof*
Gucwa
, Tomasz
Garbolino
.
-
Pomiary Autom. Kontr.
2008 vol. 54 nr 8
, s. 594-597, bibliogr. 11 poz.
liniowy rejestr pierścieniowy
;
testowanie połączeń
;
lokalizacja uszkodzeń
;
identyfikacja uszkodzeń
;
sygnatura
;
słownik diagnostyczny
;
układ FPGA
Ring Linear Feedback Shift Register
;
interconnection testing
;
fault location
;
damage identification
;
signature
;
diagnostic dictionary
;
Field Programmable Gate Array
16/18
Nr opisu:
0000028570
Prosty system uruchomieniowy dla układu FPGA.
[Aut.]: Adam
Ziębiński
, M.
Święcek
.
W:
Systemy informatyczne z ograniczeniami czasowymi
. Praca zbiorowa. Pod red. Andrzeja Kwietnia, Piotra Gaja. Warszawa : Wydaw. Komunikacji i Łączności, 2006
, s. 507-516, bibliogr. 14 poz.
system uruchomieniowy
;
układ cyfrowy
;
układ analogowy
;
układ FPGA
;
moduł komunikacyjno-programujący
development system
;
digital circuit
;
analog circuit
;
FPGA system
;
communication-programming module
17/18
Nr opisu:
0000028571
Złożony system uruchomieniowy dla układu FPGA.
[Aut.]: Adam
Ziębiński
, P.
Żaloudik
.
W:
Systemy informatyczne z ograniczeniami czasowymi
. Praca zbiorowa. Pod red. Andrzeja Kwietnia, Piotra Gaja. Warszawa : Wydaw. Komunikacji i Łączności, 2006
, s. 517-527, bibliogr. 20 poz.
układ FPGA
;
system uruchomieniowy
;
moduł komunikacyjno-programujący
;
komputer PC
FPGA system
;
development system
;
communication-programming module
;
PC
18/18
Nr opisu:
0000013169
Rekonfigurowalny sterownik logiczny. Rozprawa doktorska.
[Aut.]: Adam
Milik
.
Gliwice, 2003, 147 s., bibliogr. 104 poz.
Politechnika Śląska. Wydział Automatyki, Elektroniki i Informatyki. Promotor: dr hab. inż. Edward** Hrynkiewicz
sterownik programowalny
;
układ FPGA
;
program sterowania
;
rekonfigurowalny sterownik logiczny
;
sterownik logiczny
;
sterownik PLC
programmable controller
;
FPGA system
;
control program
;
reconfigurable logic controller
;
logic controller
;
PLC controller
stosując format:
standardowy
pełny z etykietami pól
roboczy
redakcja skr.
redakcja peł.
kontrolny
Nowe wyszukiwanie