Wyniki wyszukiwania

Wynik wyszukiwania

Zapytanie: KODOWANIE STANÓW
Liczba odnalezionych rekordów: 19

| | | Przesłanie wyników do modułu analizy | excel |

1/19
Nr opisu: 0000127790
Logic synthesis of low power FSM for LUT-based FPGA.
[Aut.]: Marcin Kubica, K. Kajstura, Dariusz Kania.
W: International Conference of Computational Methods in Sciences and Engineering 2018 (ICCMSE 2018), Thessaloniki, Greece, 14-18 March 2018. Eds. Theodore E. Simos, Zacharoula Kalogiratou and Theodore Monovasilis. Melville : American Institute of Physics, 2018, art. no. 080009, bibliogr. 16 poz. (AIP Conference Proceedings ; vol. 2040 0094-243X). Punktacja MNiSW 15.000

FSM ; projektowanie energooszczędne ; układ sekwencyjny ; kodowanie stanów ; odwzorowanie technologiczne

FSM ; low power design ; sequential circuit ; state assignment ; technology mapping

2/19
Nr opisu: 0000119893
Low power synthesis of finite state machines - state assignment decomposition algorithm.
[Aut.]: K. Kajstura, Dariusz Kania.
-J. Circuits, Syst. Comput. 2018 vol. 23 no. 3, art. 1850041 s. 1-14. Impact Factor 0.939. Punktacja MNiSW 15.000

niski układ zasilania ; kodowanie stanów ; układ sekwencyjny

low power design ; state assignment ; sequential circuit

3/19
Nr opisu: 0000112477
Binary tree-based low power state assignment algorithm.
[Aut.]: K. Kajstura, Dariusz Kania.
W: Proceedings of the International Conference of Computational Methods in Sciences and Engineering. ICCMSE 2016, Athens, Greece, 17-20 March 2016. Eds. Theodore E. Simos, Zacharoula Kalogiratou, Theodore Monovasilis. Melville : American Institute of Physics, 2016, 030007-1-030007-4, bibliogr. 10 poz. (AIP Conference Proceedings ; vol. 1790 0094-243X)

FSM ; kodowanie stanów ; niski układ zasilania ; układ sekwencyjny

FSM ; state assignment ; low power design ; sequential circuit

4/19
Nr opisu: 0000106853
State assignment and optimization of ultra-high-speed FSMs utilizing tristate buffers.
[Aut.]: Robert Czerwiński, Dariusz Kania.
-ACM Trans. Des. Autom. Electron. Syst. 2016 vol. 22 iss. 1, art. no. 3 s. 1-25, bibliogr. 36 poz.. Impact Factor 0.850. Punktacja MNiSW 20.000

synteza logiczna ; kodowanie stanów ; automat skończony ; optymalizacja logiczna ; odwzorowanie technologiczne ; binarne drzewo decyzyjne

logic synthesis ; state assignment ; finite state machine ; logic optimization ; technology mapping ; binary decision tree ; tristate buffer

5/19
Nr opisu: 0000099501
Kodowanie stanów energooszczędnych automatów sekwencyjnych wykorzystujące algorytm Kernighana-Lina.
[Aut.]: K. Kajstura, Dariusz Kania.
-Prz. Elektrot. 2015 R. 91 nr 5, s. 155-158, bibliogr. 14 poz.. Punktacja MNiSW 14.000

pobór mocy ; kodowanie stanów ; układ synchroniczny ; automat skończony

power dissipation ; state assignment ; synchronous circuit ; finite state machine

6/19
Nr opisu: 0000081174
Finite state machine logic synthesis for complex programmable logic devices.
[Aut.]: Robert Czerwiński, Dariusz Kania.
Berlin : Springer, 2013, XVI, 172 s.
(Lecture Notes in Electrical Engineering ; vol. 231 1876-1100)

CPLD ; FSM ; automat sekwencyjny ; optymalizacja logiczna ; synteza logiczna ; kodowanie stanów

CPLD ; FSM ; finite state machine ; logic optimization ; logic synthesis ; state assignment ; technology mapping

7/19
Nr opisu: 0000071035
Area and speed oriented synthesis of FSMs for PAL-based CPLDs.
[Aut.]: Robert Czerwiński, Dariusz Kania.
-Microprocess. Microsyst. 2012 vol. 36 iss. 1, s. 45-61, bibliogr. 51 poz.. Impact Factor 0.549. Punktacja MNiSW 20.000

synteza logiczna ; FSM ; kodowanie stanów ; optymalizacja logiczna ; CPLD

logic synthesis ; FSM ; state assignment ; logic optimization ; CPLD

8/19
Nr opisu: 0000071522
Dekompozycyjna metoda kodowania stanów wewnętrznych automatu skończonego ukierunkowana na minimalizację mocy.
[Aut.]: K. Kajstura, Dariusz Kania.
-Prz. Elektrot. 2011 R. 87 nr 6, s. 146-149, bibliogr. 12 poz.. Impact Factor 0.244. Punktacja MNiSW 15.000

pobór mocy ; kodowanie stanów ; automat skończony

power dissipation ; state assignment ; finite state machine

9/19
Nr opisu: 0000058572
Algorytm kodowania stanów wewnętrznych automatu skończonego minimalizujący pobór mocy.
[Aut.]: K. Kajstura, Dariusz Kania, I. Kurytnik.
-Pomiary Autom. Kontr. 2010 vol. 56 nr 8, s. 987-989, bibliogr. 12 poz.

kodowanie stanów ; pobór mocy ; automat skończony

state assignment ; power dissipation ; finite state machine

10/19
Nr opisu: 0000057917
Metoda kodowania stanów automatów sekwencyjnych prowadząca do redukcji poboru mocy.
[Aut.]: K. Kajstura, Dariusz Kania.
-Pomiary Autom. Kontr. 2010 vol. 56 nr 7, s. 718-720, bibliogr. 9 poz.

kodowanie stanów ; pobór mocy ; automat skończony

state assignment ; power dissipation ; finite state machine

11/19
Nr opisu: 0000047556
Modelowanie automatów synchronicznych w języku VHDL pod kątem efektywnego wykorzystania niezależnych narzędzi syntezy.
[Aut.]: Robert Czerwiński, Józef Kulisz.
-Elektronika 2009 R. 50 nr 2, s. 77-82, bibliogr. 8 poz.

projektowanie układów cyfrowych ; CPLD ; automat sekwencyjny ; VHDL ; kodowanie stanów

digital circuit design ; CPLD ; finite state machine ; VHDL ; state assignment

12/19
Nr opisu: 0000056461
Synthesis of finite state machines for CPLDs.
[Aut.]: Robert Czerwiński, Dariusz Kania.
-Int. J. Appl. Math. Comput. Sci. 2009 vol. 19 nr 4, s. 647-659, bibliogr.. Impact Factor 0.684

złożony programowalny układ elektroniczny ; CPLD ; synteza logiczna ; FSM ; kodowanie stanów ; optymalizacja logiczna

Complex Programmable Logic Device ; CPLD ; logic synthesis ; FSM ; state assignment ; logic optimization

13/19
Nr opisu: 0000038050
Kodowanie stanów samokorekcyjnych układów sekwencyjnych.
[Aut.]: Dariusz Kania, Robert Czerwiński.
-Elektronika 2008 R. 49 nr 5, s. 107-111, bibliogr. 10 poz.

układ programowalny ; kodowanie stanów ; CPLD ; FPGA ; układ sekwencyjny ; układ samokorekcyjny

programmable device ; state assignment ; CPLD ; FPGA ; sequential circuit ; self-correcting circuit

14/19
Nr opisu: 0000039945
Zastosowanie grafu niezgodności i dopełnień w procesie kodowania automatów asynchronicznych.
[Aut.]: Dariusz Kania, Józef Kulisz.
-Pomiary Autom. Kontr. 2008 vol. 54 nr 8, s. 486-488, bibliogr. 7 poz.

teoria grafów ; graf niezgodności ; graf dopełnień ; kodowanie stanów ; asynchroniczny układ sekwencyjny

graph theory ; incompatibility graph ; complement graph ; state assignment ; asynchronous sequential circuit

15/19
Nr opisu: 0000031055
Prosta metoda kodowania stanów przeznaczona dla struktur programowalnych.
[Aut.]: Robert Czerwiński, Dariusz Kania.
W: Szósta Krajowa Konferencja Elektroniki, [Darłówko Wschodnie, 11-13 czerwca 2007]. Materiały konferencji. T. 1. [Gdańsk] : [Polskie Towarzystwo Elektrotechniki Teoretycznej i Stosowanej], 2007, s. 189-194, bibliogr. 12 poz.

automat sekwencyjny ; kodowanie stanów ; metoda gorącej jedynki ; układ programowalny

finite state machine ; state assignment ; one-hot method ; programmable device

16/19
Nr opisu: 0000029353
Synteza logiczna układów sekwencyjnych realizowanych w strukturach CPLD opisanych za pomocą języka VHDL.
[Aut.]: Robert Czerwiński, Dariusz Kania.
-Pomiary Autom. Kontr. 2007 nr 7, s. 45-47, bibliogr. 8 poz.

automat sekwencyjny ; FSM ; kodowanie stanów ; CPLD ; VHDL

finite state machine ; FSM ; state assignment ; CPLD ; VHDL

17/19
Nr opisu: 0000023425
FSMs state encoding targeting at logic level minimization.
[Aut.]: Robert Czerwiński, Dariusz Kania, Józef Kulisz.
-Bull. Pol. Acad. Sci., Tech. Sci. 2006 vol. 54 no. 4, s. 479-487, bibliogr. 17 poz.

kodowanie stanów ; automat skończony ; FSM ; programowalna matryca logiczna ; złożony programowalny układ elektroniczny ; CPLD

state assignment ; finite state machine ; FSM ; Programmable Array Logic ; Complex Programmable Logic Device ; CPLD

18/19
Nr opisu: 0000023176
Kodowanie stanów automatów sekwencyjnych dla matrycowych struktur programowalnych typu PAL. Rozprawa doktorska.
[Aut.]: Robert Czerwiński.
Gliwice, 2006, 142 s., bibliogr. 117 poz.
Politechnika Śląska. Wydział Automatyki, Elektroniki i Informatyki. Promotor: dr hab. inż. Dariusz Kania

automat sekwencyjny ; układ logiki programowalnej ; kodowanie stanów ; struktura programowalna ; układ PAL

finite state machine ; programmable logic device ; state assignment ; programmable structure ; PAL structure

19/19
Nr opisu: 0000022618
Kodowanie stanów: minimalizacja liczby warstw z przekodowaniem.
[Aut.]: Robert Czerwiński, Dariusz Kania.
W: V Krajowa Konferencja Elektroniki, Darłówko Wschodnie, 12-14 czerwca 2006 r.. Warszawa : Wydaw. Czasopism i Książek Technicznych SIGMA-NOT, 2006, s. 26-28, bibliogr. 10 poz. (Elektronika ; R. 47, nr 11 0033-2089)

kodowanie stanów ; układ synchroniczny ; układ sekwencyjny ; pal ; CPLD

state assignment ; synchronous circuit ; sequential circuit ; PAL ; CPLD

stosując format: