Wynik wyszukiwania
Zapytanie:
JEDNOSTKA CENTRALNA
Liczba odnalezionych rekordów:
20
Przejście do opcji zmiany formatu
|
Wyświetlenie wyników w wersji do druku
|
Pobranie pliku do edytora
|
Przesłanie wyników do modułu analizy
|
excel
|
Nowe wyszukiwanie
1/20
Nr opisu:
0000127868
Implementation of a two-processor CPU for a programmable logic controller designed on FPGA chip.
[Aut.]: Mirosław
Chmiel
, J.
Mocha
, A.
Lech
.
W:
2018 International Conference on Signals and Electronic Systems (ICSES), Kraków, Poland, 10-12 September 2018
. Eds. Witold Machowski, Jacek Stępień. Piscataway : IEEE, 2018
, s. 13-18, bibliogr. 15 poz..
Punktacja MNiSW
20.000
jednostka centralna
;
tablica logiczna programowalna przez użytkownika
;
sterowanie mikroprocesorowe
;
mikroprogramowanie
;
programowalny sterownik logiczny
;
język programowania
central processing unit
;
field programmable logic arrays
;
microprocessor control
;
microprogramming
;
programmable logic controller
;
programming language
2/20
Nr opisu:
0000106854
An IEC 61131-3-based PLC implemented by means of an FPGA.
[Aut.]: Mirosław
Chmiel
, Józef
Kulisz
, Robert
Czerwiński
, A.
Krzyżyk
, M.
Rosół
, Patryk*
Smolarek
.
-
Microprocess. Microsyst.
2016 vol. 44
, s. 28-37, bibliogr. 37 poz..
Impact Factor
1.025.
Punktacja MNiSW
20.000
programowalny sterownik logiczny
;
EN 61131-3
;
jednostka centralna
;
jednostka arytmetyczno-logiczna
;
arytmetyka zmiennoprzecinkowa
;
FPGA
programmable logic controller
;
EN 61131-3
;
central processing unit
;
arithmetic and logic unit
;
floating-point arithmetic
;
Field Programmable Gate Array
3/20
Nr opisu:
0000116529
Central processing unit of IEC 61131-3-based PLC.
[Aut.]: Przemysław
Mazur
, Mirosław
Chmiel
, Robert
Czerwiński
.
W:
14th IFAC Conference on Programmable Devices and Embedded Systems
. PDES 2016 Brno, Czech Republic, 5-7 October 2016. Ed. by Zdenek Bradac. Amsterdam : Elsevier, 2016
, s. 254-259, bibliogr. 25 poz. (
IFAC-PapersOnLine
; vol. 49, iss. 25 2405-8963)
PLC
;
IEC 61131-3
;
jednostka centralna
;
procesor
PLC
;
IEC 61131-3
;
central processing unit
;
CPU
4/20
Nr opisu:
0000111709
FPGA-based two-processor CPU for PLC.
[Aut.]: Mirosław
Chmiel
, W.
Kloska
, Dariusz
Polok
, J.
Mocha
.
W:
2016 International Conference on Signals and Electronic Systems (ICSES), Kraków, Poland, 5-7 September 2016
. Eds.: Witold Machowski and Jacek Stępień. Piscataway : IEEE, 2016
, s. 247-252, bibliogr. 21 poz.
FPGA
;
jednostka centralna
;
programowalny sterownik logiczny
;
język programowania
;
lista instrukcji
;
logika programowalna
Field Programmable Gate Array
;
central processing unit
;
programmable logic controller
;
programming language
;
instruction List
;
programmable logic
5/20
Nr opisu:
0000111834
IEC 6131-3 compliant PLC structure based on FPGA multi-core solution.
[Aut.]: Piotr
Chodorowski
, Mirosław
Chmiel
.
W:
2016 International Conference on Signals and Electronic Systems (ICSES), Kraków, Poland, 5-7 September 2016
. Eds.: Witold Machowski and Jacek Stępień. Piscataway : IEEE, 2016
, s. 237-242, bibliogr. 20 poz.
układ sterujący
;
jednostka centralna
;
FPGA
;
EN 61131-3
;
programowalny sterownik logiczny
control system
;
central processing unit
;
Field Programmable Gate Array
;
EN 61131-3
;
programmable logic controller
6/20
Nr opisu:
0000100895
A hardware implementation of arithmetic operations for an FPGA-based programmable logic controller.
[Aut.]: Józef
Kulisz
, Mirosław
Chmiel
, A.
Krzyżyk
, M.
Rosół
.
W:
[13th] IFAC Conference on Programmable Devices and Embedded Systems
. PDeS 2015, Cracow, May 13th - 14th, 2015. Preprints. [B.m.] : [b.w.], 2015
, s. 471-476, bibliogr. 22 poz.
Toż na CD-ROM
programowalny sterownik logiczny
;
jednostka centralna
;
jednostka arytmetyczno-logiczna
;
algorytmy arytmetyczne
;
mikroprocesor
;
układ cyfrowy
;
układ logiczny
programmable logic controller
;
central processing unit
;
arithmetic and logic unit
;
arithmetic algorithms
;
microprocessor
;
digital circuit
;
logic array
;
field programmable gate arrays
7/20
Nr opisu:
0000104485
A hardware implementation of arithmetic operations for an FPGA-based programmable logic controller.
[Aut.]: Józef
Kulisz
, Mirosław
Chmiel
, A.
Krzyżyk
, M.
Rosół
.
-
IFAC-PapersOnLine
2015 vol. 48 iss. 4
, s. 460-465, bibliogr. 22 poz.
Referat wygłoszony na: 13th IFAC and IEEE Conference on Programmable Devices and Embedded Systems - PDES 2015.
Punktacja MNiSW
5.000
programowalny sterownik logiczny
;
jednostka centralna
;
jednostka arytmetyczno-logiczna
;
algorytmy arytmetyczne
;
mikroprocesor
;
układ cyfrowy
;
układ logiczny
programmable logic controller
;
central processing unit
;
arithmetic and logic unit
;
arithmetic algorithms
;
microprocessor
;
digital circuit
;
logic array
;
field programmable gate arrays
;
floating-point arithmetic
8/20
Nr opisu:
0000106168
Design of rail passengers safety and comfort system as three-objective discrete static optimization problem.
[Aut.]: Adam
Gałuszka
, Andrzej
Świerniak
, T.
Hejczyk
, B.
Wszołek
, Jakub
Młyńczak
.
W:
13th Annual International Industrial Simulation Conference 2015
. ISC 2015, Valencia, Spain, 1 June 2015 through 3 June 2015. Ed. by Carlos Enrique Palau Salvador. [B.m.] : EUROSIS, 2015
, s. 89-94, bibliogr. 7 poz.
optymalizacja dyskretna statyczna
;
optymalizacja wielokryterialna
;
diagnostyka pojazdu
;
ośrodek obserwacyjny
;
jednostka centralna
;
informacja dynamiczna dla pasażerów
;
zliczanie potoku pasażerów
;
monitoring wizyjny
;
bezpieczeństwo w pasażerskich przewozach kolejowych
discrete static optimization
;
multi-objective optimization
;
vehicle diagnostics
;
surveillance center
;
central processing unit
;
dynamic information for passengers
;
counting passenger flows
;
video monitoring
;
safety in passenger railway traffic
9/20
Nr opisu:
0000100892
IEC 61131-3-based PLC implemented by means of FPGA.
[Aut.]: Mirosław
Chmiel
, Robert
Czerwiński
, P.
Smolarek
.
W:
[13th] IFAC Conference on Programmable Devices and Embedded Systems
. PDeS 2015, Cracow, May 13th - 14th, 2015. Preprints. [B.m.] : [b.w.], 2015
, s. 383-388, bibliogr. 16 poz.
Toż na CD-ROM
system sterowania
;
jednostka centralna
;
układ logiki programowalnej
;
EN 61131-3
;
programowalny sterownik logiczny
control system
;
central processing unit
;
programmable logic device
;
EN 61131-3
;
programmable logic controller
10/20
Nr opisu:
0000110960
IEC 61131-3-based PLC Implemented by means of FPGA.
[Aut.]: Mirosław
Chmiel
, Robert
Czerwiński
, Patryk*
Smolarek
.
-
IFAC-PapersOnLine
2015 vol. 48 iss. 4
, s. 374-379, bibliogr. 16 poz.
Referat wygłoszony na: 13th IFAC and IEEE Conference on Programmable Devices and Embedded Systems - PDES 2015.
Punktacja MNiSW
5.000
układ sterujący
;
jednostka centralna
;
układ logiki programowalnej
;
EN 61131-3
;
programowalny sterownik logiczny
control system
;
central processing unit
;
programmable logic device
;
EN 61131-3
;
programmable logic controller
11/20
Nr opisu:
0000106333
Popular microcontrollers execute IEC 61131-3 standard operators and functional blocks in simply automatic control tasks.
[Aut.]: Mirosław
Chmiel
, Edward**
Hrynkiewicz
, Dariusz
Polok
, J.
Mocha
.
W:
20th International Conference on Methods and Models in Automation and Robotics (MMAR), Międzyzdroje, Poland, 24-27 August 2015
. Piscataway : Institute of Electrical and Electronics Engineers, 2015
, s. 643-648, bibliogr. 21 poz.
jednostka centralna
;
programowalny sterownik logiczny
;
sterowanie mikroprocesorowe
;
język programowania
;
program sterowania
;
mikroprogramowanie
;
operatory języka
central processing unit
;
programmable logic controller
;
microprocessor control
;
programming language
;
control program
;
microprogramming
;
language operators
12/20
Nr opisu:
0000081975
The dynamic properties investigation of the PLC CPU implemented in FPGA.
[Aut.]: Mirosław
Chmiel
, Edward**
Hrynkiewicz
.
W:
Proceedings of 11th IFAC/IEEE International Conference on Programmable Devices and Embedded Systems
. PDeS'2012, Brno, May 23th-25th, 2012. [Brno] : [Brno University of Technology. Faculty of Electrical Engineering and Communication], 2012
, s. 126-131, bibliogr. 12 poz.
programowalny sterownik logiczny
;
jednostka centralna
;
czas skanowania
;
czas przepustowości
;
czas odpowiedzi
;
przetwarzanie współbieżne
;
FPGA
programmable logic controller
;
central processing unit
;
scan time
;
throughput time
;
response time
;
concurrent operation
;
FPGA
13/20
Nr opisu:
0000072422
Central processing units for PLC implementation in Virtex-4 FPGA.
[Aut.]: Mirosław
Chmiel
, Jan*
Mocha
, Edward**
Hrynkiewicz
, Adam
Milik
.
W:
18th IFAC World Congress 2011, Milan, Italy, 28 August - 2 September 2011
. Vol. 9. Red Hook : Curran, 2011
, s. 6902-6907, bibliogr.
programowalny sterownik logiczny
;
PLC
;
jednostka centralna
;
długość cyklu produkcyjnego
;
programowanie współbieżne
;
układ FPGA
;
FPGA
programmable logic controller
;
PLC
;
central processing unit
;
throughput time
;
concurrent programming
;
Field Programmable Gate Array
;
FPGA
14/20
Nr opisu:
0000063711
Xilinx Virtex-4 jako platforma rozwojowa jednostek centralnych PLC.
[Aut.]: Mirosław
Chmiel
, Jan*
Mocha
, Edward**
Hrynkiewicz
.
-
Pomiary Autom. Kontr.
2011 vol. 57 nr 1
, s. 55-57, bibliogr. 14 poz..
Punktacja MNiSW
7.000
programowalny sterownik logiczny
;
PLC
;
jednostka centralna
;
przetwarzanie współbieżne
;
układ FPGA
programmable logic controller
;
PLC
;
central processing unit
;
concurrent operation
;
FPGA system
;
Field Programmable Gate Array
15/20
Nr opisu:
0000059318
Concurrent operation of processors in the bit-byte CPU of a PLC.
[Aut.]: Mirosław
Chmiel
, Edward**
Hrynkiewicz
.
-
Control Cybern.
2010 vol. 39 nr 2
, s. 559-579, bibliogr. 16 poz..
Impact Factor
0.300
programowalny sterownik logiczny
;
jednostka centralna
;
przetwarzanie współbieżne
;
przepustowość
programmable logic controller
;
central processing unit
;
concurrent operation
;
throughput
16/20
Nr opisu:
0000051798
Fast operating PLC based on event-driven control program tasks execution.
[Aut.]: Mirosław
Chmiel
, Edward**
Hrynkiewicz
, Adam
Milik
.
-
Kwart. Elektron. Telekom.
2009 t. 55 z. 2
, s. 269-286, bibliogr. 12 poz.
programowalny sterownik logiczny
;
jednostka centralna
;
program kontroli
;
pamięć obrazu procesu
;
czas skanowania
;
czas przepustowości
programmable logic controller
;
central processing unit
;
control program
;
process image memory
;
scan time
;
throughput time
17/20
Nr opisu:
0000126391
Remarks on improving of operation speed of the PLCs.
[Aut.]: Mirosław
Chmiel
, Edward**
Hrynkiewicz
, Adam
Milik
.
W:
Proceedings of the 16th IFAC World Congress, Prague, Czech Republic, July 3-8, 2005
. Oxford : Elsevier, 2005
, s. 44-49, bibliogr. 13 poz. (
IFAC Proceedings Volumes
; vol. 38, iss. 1 1474-6670)
programowalny sterownik logiczny
;
jednostka centralna
;
jednostka bitowo-bajtowa
;
program sterowania
;
czas obiegu pętli
;
wydajność
;
rekonfigurowalny sterownik logiczny
;
układ logiki programowalnej
;
FPGA
;
przetwarzanie równoległe
programmable logic controller
;
central processing unit
;
bit-byte structure of CPU
;
control program
;
scan time
;
throughput time
;
reconfigurable logic controller
;
programmable logic device
;
FPGA
;
parallel processing
18/20
Nr opisu:
0000115755
Usprawnienie wymiany informacji w bitowo-bajtowej strukturze jednostki centralnej sterownika programowalnego.
[Aut.]: Mirosław
Chmiel
.
-
Pr. Komis. Nauk. PAN Katow.
2005 nr 29
, s. 70-72
wymiana informacji
;
sterownik programowalny
;
jednostka centralna
information exchange
;
programmable controller
;
central processing unit
19/20
Nr opisu:
0000010624
Concurrent operation of the processors in bit-byte CPU of a PLC.
[Aut.]: Mirosław
Chmiel
, Edward**
Hrynkiewicz
.
W:
Proceedings of IFAC Workshop on Programmable Devices and Systems
. PDS 2004, Cracow, November 18th -19th, 2004. [Gliwice] : [Instytut Elektroniki. Wydział Automatyki, Elektroniki i Informatyki Politechniki Śląskiej], [2004]
, s. 15-20, bibliogr. 7 poz.
PLC
;
jednostka centralna
;
CPU
;
czas skanowania
;
czas przepustowości
;
tryb współbieżny
PLC
;
central processing unit
;
CPU
;
control program
;
scan time
;
throughput time
;
concurrent mode
20/20
Nr opisu:
0000013666
Usprawnienie wymiany informacji pomiędzy procesorami bitowo-bajtowej jednostki centralnej sterownika programowalnego. Rozprawa doktorska.
[Aut.]: Mirosław
Chmiel
.
Gliwice, 2003, 193 s., bibliogr. 174 poz.
Politechnika Śląska. Wydział Automatyki, Elektroniki i Informatyki. Promotor: dr hab. inż. Edward** Hrynkiewicz
sterownik programowalny
;
mikroprocesor
;
procesor bajtowy
;
sterownik PLC
;
struktura bitowa
;
struktura bajtowa
;
jednostka centralna
programmable logic controller
;
microprocessor
;
byte processor
;
PLC controller
;
bit structure
;
byte structure
;
central processing unit
stosując format:
standardowy
pełny z etykietami pól
roboczy
redakcja skr.
redakcja peł.
kontrolny
Nowe wyszukiwanie