Wynik wyszukiwania
Zapytanie:
SFC
Liczba odnalezionych rekordów:
9
Przejście do opcji zmiany formatu
|
Wyświetlenie wyników w wersji do druku
|
Pobranie pliku do edytora
|
Przesłanie wyników do modułu analizy
|
excel
|
Nowe wyszukiwanie
1/9
Nr opisu:
0000125318
Hardware mapping strategies of PLC programs in FPGAs.
[Aut.]: Adam
Milik
, Edward**
Hrynkiewicz
.
W:
15th IFAC Conference on Programmable Devices and Embedded Systems
. PDeS 2018, Ostrava, Czech Republic, 23-25 May 2018. Ed. by Zdenek Slanina. Amsterdam : Elsevier, 2018
, s. 131-137, bibliogr. 26 poz. (
IFAC-PapersOnLine
; vol. 51, iss. 6 2405-8963).
Punktacja MNiSW
15.000
PLC
;
LD
;
IL
;
SFC
;
FPGA
;
harmonogramowanie
;
odwzorowanie technologiczne
;
przetwarzanie potokowe
;
współdzielenie zasobów
PLC
;
LD
;
IL
;
SFC
;
FPGA
;
scheduling
;
mapping
;
pipelining
;
resource sharing
2/9
Nr opisu:
0000121224
Multiple-Core PLC CPU implementation and programming.
[Aut.]: Adam
Milik
.
-
J. Circuits, Syst. Comput.
2018 vol. 27 no. 10
, art. 1850162 s. 1-7.
Impact Factor
0.939.
Punktacja MNiSW
15.000
PLC
;
LD
;
IL
;
SFC
;
FPGA
;
kompilator
;
optymalizacja programu sterującego
;
programowanie
;
wykres przepływu danych
;
obliczenia równoległe
;
procesor wielordzeniowy
PLC
;
LD
;
IL
;
SFC
;
FPGA
;
compiler
;
control program optimization
;
programming
;
data flow graph
;
parallel computation
;
multiple-core CPU
3/9
Nr opisu:
0000116528
Distributed PLC based on multicore CPUs - architecture and programming.
[Aut.]: Adam
Milik
, Edward**
Hrynkiewicz
.
W:
14th IFAC Conference on Programmable Devices and Embedded Systems
. PDES 2016 Brno, Czech Republic, 5-7 October 2016. Ed. by Zdenek Bradac. Amsterdam : Elsevier, 2016
, s. 1-7, bibliogr. 23 poz. (
IFAC-PapersOnLine
; vol. 49, iss. 25 2405-8963)
PLC
;
FD
;
SFC
;
kompilator
;
system dystrybucji
;
system sterowania
;
MIMD
;
FPGA
PLC
;
LD
;
SFC
;
compiler
;
distributed system
;
control network
;
MIMD
;
FPGA
4/9
Nr opisu:
0000105292
On hardware synthesis and implementation of PLC programs in FPGAs.
[Aut.]: Adam
Milik
.
-
Microprocess. Microsyst.
2016 vol. 44
, s. 2-16, bibliogr. 37 poz..
Impact Factor
1.025.
Punktacja MNiSW
20.000
PLC
;
FPGA
;
DSP48
;
LD
;
IL
;
SFC
;
DFG
;
synteza wysokiego poziomu
;
synteza logiczna
;
układ rekonfigurowalny
PLC
;
FPGA
;
DSP48
;
LD
;
IL
;
SFC
;
DFG
;
high level synthesis
;
logic synthesis
;
reconfigurable hardware
5/9
Nr opisu:
0000100890
On PLCs control program hardware implementation selected problems of mapping and scheduling.
[Aut.]: Adam
Milik
.
W:
[13th] IFAC Conference on Programmable Devices and Embedded Systems
. PDeS 2015, Cracow, May 13th - 14th, 2015. Preprints. [B.m.] : [b.w.], 2015
, s. 363-370, bibliogr. 27 poz.
Toż na CD-ROM
PLC
;
FPGA
;
DSP48
;
LD
;
SFC
;
DFG
;
synteza wysokiego poziomu
;
synteza logiczna
;
układ rekonfigurowalny
PLC
;
FPGA
;
DSP48
;
LD
;
SFC
;
DFG
;
high level synthesis
;
logic synthesis
;
reconfigurable hardware
6/9
Nr opisu:
0000101941
On PLCs control program hardware implementation selected problems of mapping and scheduling.
[Aut.]: Adam
Milik
.
-
IFAC-PapersOnLine
2015 vol. 28 iss. 4
, s. 354-361, bibliogr.
Referat wygłoszony na: 13th IFAC and IEEE Conference on Programmable Devices and Embedded Systems PDES 2015. Ed. by Adam Milik.
Punktacja MNiSW
5.000
PLC
;
FPGA
;
DSP48
;
LD
;
SFC
;
DFG
;
synteza wysokiego poziomu
;
synteza logiczna
;
układ rekonfigurowalny
;
IL
PLC
;
FPGA
;
DSP48
;
LD
;
SFC
;
DFG
;
high level synthesis
;
logic synthesis
;
reconfigurable hardware
;
IL
7/9
Nr opisu:
0000096127
On FPGA dedicated SFC synthesis and implementation according to IEC61131.
[Aut.]: Adam
Milik
, Andrzej
Pułka
.
W:
2014 International Conference on Signals and Electronic Systems (ICSES), Poznań, Poland, 11-13 September 2014
. Faculty of Electronics and Telecommunications. Poznan University of Technology. Poland. Piscataway : IEEE, 2014
, s. 1-4, bibliogr. 18 poz.
FPGA
;
synteza wysokiego poziomu
;
IL
;
LD
;
sterownik programowalny
;
system rekonfiguracji
;
SFC
FPGA
;
high level synthesis
;
IL
;
LD
;
programmable logic controller
;
reconfigurable system
;
SFC
8/9
Nr opisu:
0000095523
Synteza i implementacja układu sterowania w strukturze FPGA opisanego językiem SFC zgodnego z IEC61131.
[Aut.]: Adam
Milik
, Andrzej
Pułka
.
-
Elektronika
2014 R. 55 nr 12
, s. 17-20, bibliogr. 10 poz..
Punktacja MNiSW
8.000
układ sterowania
;
FPGA
;
SFC
;
IEC 61131
control system
;
FPGA
;
SFC
;
IEC 61131
9/9
Nr opisu:
0000087667
Metoda reprezentacji pośredniej programu PLC opisanego za pomocą języków LD i SFC na potrzeby syntezy sprzętowej.
[Aut.]: Adam
Milik
.
-
Pomiary Autom. Kontr.
2013 vol. 59 nr 8
, s. 799-802, bibliogr. 13 poz..
Punktacja MNiSW
11.000
sterownik programowalny
;
LD
;
SFC
;
synteza logiczna wysokiego poziomu
;
DFG
;
graf przepływu danych
;
FPGA
;
układ rekonfigurowalny
;
schemat drabinkowy
programmable controller
;
LD
;
SFC
;
high level logic synthesis
;
DFG
;
data flow graph
;
FPGA
;
reconfigurable hardware
;
ladder diagram
stosując format:
standardowy
pełny z etykietami pól
roboczy
redakcja skr.
redakcja peł.
kontrolny
Nowe wyszukiwanie