Wynik wyszukiwania
Zapytanie:
THROUGHPUT TIME
Liczba odnalezionych rekordów:
7
Przejście do opcji zmiany formatu
|
Wyświetlenie wyników w wersji do druku
|
Pobranie pliku do edytora
|
Przesłanie wyników do modułu analizy
|
excel
|
Nowe wyszukiwanie
1/7
Nr opisu:
0000096875
Using value stream map and process mapping for vizualization recovery boiler os-5 production.
[Aut.]: Magdalena*
Bączkowicz
.
-
Zarz. Przeds.
2014 nr 3
, s. 2-9, bibliogr. 15 poz..
Punktacja MNiSW
7.000
mapowanie strumienia wartości
;
analiza Big Picture
;
cykl produkcyjny
;
długość cyklu produkcyjnego
;
lean manufacturing
value stream mapping
;
Big Picture analysis
;
production cycle
;
throughput time
;
lean manufacturing
2/7
Nr opisu:
0000081975
The dynamic properties investigation of the PLC CPU implemented in FPGA.
[Aut.]: Mirosław
Chmiel
, Edward**
Hrynkiewicz
.
W:
Proceedings of 11th IFAC/IEEE International Conference on Programmable Devices and Embedded Systems
. PDeS'2012, Brno, May 23th-25th, 2012. [Brno] : [Brno University of Technology. Faculty of Electrical Engineering and Communication], 2012
, s. 126-131, bibliogr. 12 poz.
programowalny sterownik logiczny
;
jednostka centralna
;
czas skanowania
;
czas przepustowości
;
czas odpowiedzi
;
przetwarzanie współbieżne
;
FPGA
programmable logic controller
;
central processing unit
;
scan time
;
throughput time
;
response time
;
concurrent operation
;
FPGA
3/7
Nr opisu:
0000072422
Central processing units for PLC implementation in Virtex-4 FPGA.
[Aut.]: Mirosław
Chmiel
, Jan*
Mocha
, Edward**
Hrynkiewicz
, Adam
Milik
.
W:
18th IFAC World Congress 2011, Milan, Italy, 28 August - 2 September 2011
. Vol. 9. Red Hook : Curran, 2011
, s. 6902-6907, bibliogr.
programowalny sterownik logiczny
;
PLC
;
jednostka centralna
;
długość cyklu produkcyjnego
;
programowanie współbieżne
;
układ FPGA
;
FPGA
programmable logic controller
;
PLC
;
central processing unit
;
throughput time
;
concurrent programming
;
Field Programmable Gate Array
;
FPGA
4/7
Nr opisu:
0000051798
Fast operating PLC based on event-driven control program tasks execution.
[Aut.]: Mirosław
Chmiel
, Edward**
Hrynkiewicz
, Adam
Milik
.
-
Kwart. Elektron. Telekom.
2009 t. 55 z. 2
, s. 269-286, bibliogr. 12 poz.
programowalny sterownik logiczny
;
jednostka centralna
;
program kontroli
;
pamięć obrazu procesu
;
czas skanowania
;
czas przepustowości
programmable logic controller
;
central processing unit
;
control program
;
process image memory
;
scan time
;
throughput time
5/7
Nr opisu:
0000041383
On reducing PLC response time.
[Aut.]: Mirosław
Chmiel
.
-
Bull. Pol. Acad. Sci., Tech. Sci.
2008 vol. 56 no. 3
, s. 229-238, bibliogr. 13 poz.
programowalny sterownik logiczny
;
CPU
;
struktura bitowa
;
struktura bajtowa
;
program kontroli
;
czas skanowania
;
czas reakcji
;
czas przepustowości
;
regulator czasowy
;
licznik
;
przetwarzanie współbieżne
programmable logic controller
;
CPU
;
bit structure
;
byte structure
;
control program
;
scan time
;
response time
;
throughput time
;
timer
;
counter
;
concurrent operation
6/7
Nr opisu:
0000126391
Remarks on improving of operation speed of the PLCs.
[Aut.]: Mirosław
Chmiel
, Edward**
Hrynkiewicz
, Adam
Milik
.
W:
Proceedings of the 16th IFAC World Congress, Prague, Czech Republic, July 3-8, 2005
. Oxford : Elsevier, 2005
, s. 44-49, bibliogr. 13 poz. (
IFAC Proceedings Volumes
; vol. 38, iss. 1 1474-6670)
programowalny sterownik logiczny
;
jednostka centralna
;
jednostka bitowo-bajtowa
;
program sterowania
;
czas obiegu pętli
;
wydajność
;
rekonfigurowalny sterownik logiczny
;
układ logiki programowalnej
;
FPGA
;
przetwarzanie równoległe
programmable logic controller
;
central processing unit
;
bit-byte structure of CPU
;
control program
;
scan time
;
throughput time
;
reconfigurable logic controller
;
programmable logic device
;
FPGA
;
parallel processing
7/7
Nr opisu:
0000010624
Concurrent operation of the processors in bit-byte CPU of a PLC.
[Aut.]: Mirosław
Chmiel
, Edward**
Hrynkiewicz
.
W:
Proceedings of IFAC Workshop on Programmable Devices and Systems
. PDS 2004, Cracow, November 18th -19th, 2004. [Gliwice] : [Instytut Elektroniki. Wydział Automatyki, Elektroniki i Informatyki Politechniki Śląskiej], [2004]
, s. 15-20, bibliogr. 7 poz.
PLC
;
jednostka centralna
;
CPU
;
czas skanowania
;
czas przepustowości
;
tryb współbieżny
PLC
;
central processing unit
;
CPU
;
control program
;
scan time
;
throughput time
;
concurrent mode
stosując format:
standardowy
pełny z etykietami pól
roboczy
redakcja skr.
redakcja peł.
kontrolny
Nowe wyszukiwanie