Wyniki wyszukiwania

Wynik wyszukiwania

Zapytanie: PROGRAMMABLE DEVICE
Liczba odnalezionych rekordów: 17

| | | Przesłanie wyników do modułu analizy | excel |

1/17
Nr opisu: 0000102370
Teoria układów cyfrowych. T. 1, Układy kombinacyjne.
[Aut.]: Halina** Kamionka-Mikuła, Henryk** Małysiak, Bolesław Pochopień. Wyd. 2.
Gliwice : Wydaw. Politechniki Śląskiej, 2015, 253 s., bibliogr. 61 poz.

operacje logiczne ; translator ; koder ; dekoder ; asynchroniczny układ sekwencyjny ; synchroniczny układ sekwencyjny ; kombinacyjny układ cyfrowy ; sekwencyjny układ cyfrowy ; model automatów Mealy'ego ; model automatów Moore'a ; układ iteracyjny ; przekaźnik elektromagnetyczny ; układ programowalny ; schemat logiczny

logic operations ; translator ; coder ; decoder ; asynchronous sequential circuit ; synchronous sequential circuit ; combinational digital circuit ; sequential digital circuit ; Mealy model of finite state machine ; Moore model of finite state machine ; iterative circuit ; electromagnetic relay ; programmable device ; logic diagram

2/17
Nr opisu: 0000075139
Synteza i analiza układów cyfrowych.
[Aut.]: Halina** Kamionka-Mikuła, Henryk** Małysiak, Bolesław Pochopień. Wyd. 6 zm..
Gliwice : Wydaw. Pracowni Komputerowej Jacka Skalmierskiego, 2012, 483 s., bibliogr. 53 poz.

układ cyfrowy ; układ kombinacyjny ; układ iteracyjny ; układ sekwencyjny ; układ programowalny ; projektowanie układów cyfrowych

digital circuit ; combinational circuit ; iterative circuit ; sequential circuit ; programmable device ; digital circuit design

3/17
Nr opisu: 0000084032
Układy logiki programowalnej. Podstawy syntezy i sposoby odwzorowania technologicznego.
[Aut.]: Dariusz Kania.
Warszawa : Wydaw. Naukowe PWN, 2012, 220 s., bibliogr.

logika ; synteza logiczna ; układ programowalny ; układ cyfrowy ; SPLD ; CPLD ; FPGA

logic ; logic synthesis ; programmable device ; digital circuit ; SPLD ; CPLD ; FPGA

4/17
Nr opisu: 0000069654
Podstawy automatów cyfrowych.
[Aut.]: Roman* Kaula.
Gliwice : Wydaw. Politechniki Śląskiej, 2011, 139 s., bibliogr. 47 poz.

minimalizacja funkcji boolowskiej ; automat cyfrowy ; synteza układów kombinacyjnych ; synteza układów sekwencyjnych ; układ programowalny ; programowanie sterowników PLC

Boolean function minimization ; control automata ; synthesis of combinational circuits ; synthesis of sequential circuits ; programmable device ; PLC programming

5/17
Nr opisu: 0000075138
Synteza i analiza układów cyfrowych.
[Aut.]: Halina** Kamionka-Mikuła, Henryk** Małysiak, Bolesław Pochopień. Wyd. 5 uzup..
Gliwice : Wydaw. Pracowni Komputerowej Jacka Skalmierskiego, 2011, 483 s., bibliogr. 52 poz.

układ cyfrowy ; układ kombinacyjny ; układ iteracyjny ; układ sekwencyjny ; układ programowalny ; projektowanie układów cyfrowych

digital circuit ; combinational circuit ; iterative circuit ; sequential circuit ; programmable device ; digital circuit design

6/17
Nr opisu: 0000056319
Emisja zaburzeń elektromagnetycznych przez systemy mikroprocesorowe implementowane w układach programowalnych FPGA.
[Aut.]: Jan* Mocha, T. Woźnica.
-Prz. Elektrot. 2010 R. 86 nr 3, s. 157-160, bibliogr. 6 poz.. Impact Factor 0.242

układ programowalny ; FPGA ; system mikroprocesorowy ; emisja zaburzeń elektromagnetycznych

programmable device ; FPGA ; microprocessor system ; electromagnetic emission

7/17
Nr opisu: 0000059503
Porównanie metod dynamicznej rekonfiguracji analogowych oraz cyfrowych matryc programowalnych.
[Aut.]: Jan* Mocha.
-Elektronika 2010 R. 51 nr 9, s. 55-58, bibliogr. 14 poz.

układ programowalny ; FPGA ; programowalna matryca analogowa ; rekonfiguracja dynamiczna

programmable device ; Field Programmable Gate Array ; Field Programmable Analog Array ; dynamic reconfiguration

8/17
Nr opisu: 0000082648
Porównanie metod dynamicznej rekonfiguracji analogowych oraz cyfrowych matryc programowalnych.
[Aut.]: Jan* Mocha.
W: Dziewiąta Krajowa Konferencja Elektroniki, [Darłówko Wschodnie, 30.05-02.06.2010]. Materiały konferencji. [Gdańsk] : [Polskie Towarzystwo Elektrotechniki Teoretycznej i Stosowanej. Oddział Gdańsk], 2010, s. 67
Pełny tekst na CD-ROM

układ programowalny ; FPGA ; FPAA ; rekonfiguracja dynamiczna ; układ reprogramowalny ; programowalna matryca analogowa ; programowalna matryca cyfrowa

programmable device ; FPGA ; FPAA ; dynamic reconfiguration ; reprogrammable system ; Field Programmable Analog Array ; digital programmable array

9/17
Nr opisu: 0000058539
Metoda syntezy logicznej ukierunkowana na wykorzystanie elementu XOR.
[Aut.]: Ł. Ławrocki, Robert Czerwiński.
-Pomiary Autom. Kontr. 2009 vol. 55 nr 8, s. 636-638, bibliogr. 8 poz.

układ programowalny ; CPLD ; programowalna matryca logiczna ; XOR ; synteza logiczna ; dekompozycja

programmable device ; CPLD ; Programmable Array Logic ; XOR ; logic synthesis ; decomposition

10/17
Nr opisu: 0000050304
Wykorzystanie przesuniętych w fazie sygnałów zegarowych do redukcji zaburzeń elektromagnetycznych w układach FPGA.
[Aut.]: Jan* Mocha, Dariusz Kania, T. Woźnica.
-Prz. Elektrot. 2009 R. 85 nr 7, s. 200-202, bibliogr. 9 poz.. Impact Factor 0.196

układ programowalny ; FPGA ; emisja zaburzeń elektromagnetycznych ; układ lokalnie synchroniczny-globalnie asynchroniczny ; GALS

programmable device ; Field Programmable Gate Array ; electromagnetic emission ; globally asynchronous-locally synchronous system ; GALS

11/17
Nr opisu: 0000048089
Dekompozycyjne metody syntezy układów kombinacyjnych wykorzystujące binarne diagramy decyzyjne. Rozprawa doktorska.
[Aut.]: Adam Opara.
Gliwice, 2008, 129 k., bibliogr. 108 poz.
Politechnika Śląska. Wydział Automatyki, Elektroniki i Informatyki. Promotor: dr hab. inż. Dariusz Kania

układ programowalny ; synteza logiczna ; układ FPGA ; układ CPLD ; dekompozycja ; binarny diagram decyzyjny

programmable device ; logic synthesis ; FPGA system ; CPLD structure ; decomposition ; binary decision diagram

12/17
Nr opisu: 0000038050
Kodowanie stanów samokorekcyjnych układów sekwencyjnych.
[Aut.]: Dariusz Kania, Robert Czerwiński.
-Elektronika 2008 R. 49 nr 5, s. 107-111, bibliogr. 10 poz.

układ programowalny ; kodowanie stanów ; CPLD ; FPGA ; układ sekwencyjny ; układ samokorekcyjny

programmable device ; state assignment ; CPLD ; FPGA ; sequential circuit ; self-correcting circuit

13/17
Nr opisu: 0000048091
Kody LDPC efektywnie dekodowane w strukturach programowalnych. Rozprawa doktorska.
[Aut.]: Wojciech Sułek.
Gliwice, 2008, 158 k., bibliogr. 126 poz.
Politechnika Śląska. Wydział Automatyki, Elektroniki i Informatyki. Promotor: dr hab. inż. Dariusz Kania

kodowanie LDPC ; dekodowanie ; układ programowalny ; korekcja błędu ; kanał telekomunikacyjny ; system transmisji danych

LDPC coding ; decoding ; programmable device ; error correction ; telecommunication channel ; data transmission system

14/17
Nr opisu: 0000075140
Synteza i analiza układów cyfrowych.
[Aut.]: Halina** Kamionka-Mikuła, Henryk** Małysiak, Bolesław Pochopień. Wyd. 2 popr..
Gliwice : Wydaw. Pracowni Komputerowej Jacka Skalmierskiego, 2008, 482 s., bibliogr. 46 poz.

układ cyfrowy ; układ kombinacyjny ; układ iteracyjny ; układ sekwencyjny ; układ programowalny ; projektowanie układów cyfrowych

digital circuit ; combinational circuit ; interative circuit ; sequential circuit ; programmable device ; digital circuit design

15/17
Nr opisu: 0000031055
Prosta metoda kodowania stanów przeznaczona dla struktur programowalnych.
[Aut.]: Robert Czerwiński, Dariusz Kania.
W: Szósta Krajowa Konferencja Elektroniki, [Darłówko Wschodnie, 11-13 czerwca 2007]. Materiały konferencji. T. 1. [Gdańsk] : [Polskie Towarzystwo Elektrotechniki Teoretycznej i Stosowanej], 2007, s. 189-194, bibliogr. 12 poz.

automat sekwencyjny ; kodowanie stanów ; metoda gorącej jedynki ; układ programowalny

finite state machine ; state assignment ; one-hot method ; programmable device

16/17
Nr opisu: 0000017212
Wielokontekstowy sterownik programowalny przyszłości wykorzystujący układy programowalne pSoC.
[Aut.]: Dariusz Kania.
-Pomiary Autom. Rob. 2006 R. 10 nr 1, s. 26-32, bibliogr. 7 poz.

sterownik programowalny ; układ programowalny ; sterownik przemysłowy

programmable controller ; programmable device ; industrial controller

17/17
Nr opisu: 0000013977
Sprzętowy system wnioskowania przybliżonego.
[Aut.]: Edward** Hrynkiewicz, Bernard Wyrwoł.
W: Trzecia Krajowa Konferencja Elektroniki, [Kołobrzeg, 16-18 czerwca 2004 r.]. Materiały konferencji. T. 1. Koszalin : Wydaw. Uczelniane Politechniki Koszalińskiej, 2004, s. 267-272, bibliogr. 16 poz.

wnioskowanie przybliżone ; funkcja przynależności ; relacja rozmyta ; dekompozycja ; hierarchiczny system wnioskujący ; relacyjny system wnioskujący ; układ programowalny ; FPGA

uncertain reasoning ; membership function ; fuzzy relation ; decomposition ; hierarchical inference system ; relation inference system ; programmable device ; FPGA

stosując format: