Wynik wyszukiwania
Zapytanie: POWER AWARE DESIGN
Liczba odnalezionych rekordów: 1



Przejście do opcji zmiany formatu | Wyświetlenie wyników w wersji do druku | Pobranie pliku do edytora | Przesłanie wyników do modułu analizy | excel | Nowe wyszukiwanie
1/1
Nr opisu: 0000134056   
On SFC low power hardware implementation in FPGAs.
[Aut.]: Adam Milik, Edward** Hrynkiewicz.
-IFAC-PapersOnLine 2019 vol. 52 iss. 27, s. 62-67, bibliogr. 15 poz.
Zawiera materiały z: 16th IFAC Conference on Programmable Devices and Embedded Systems PDES 2019, High Tatras, Slovakia, 29-31 October 2019. Punktacja MNiSW 20.000

schemat SFC ; schemat drabinkowy ; FPGA ; harmonogram operacji ; odwzorowanie technologiczne ; projektowanie ukierunkowane na redukcję pobieranej energii

SFC ; LD ; FPGA ; scheduling ; mapping ; power aware design

stosując format:
Nowe wyszukiwanie