Wynik wyszukiwania
Zapytanie: LOGICAL FUNCTION
Liczba odnalezionych rekordów: 5



Przejście do opcji zmiany formatu | Wyświetlenie wyników w wersji do druku | Pobranie pliku do edytora | Przesłanie wyników do modułu analizy | excel | Nowe wyszukiwanie
1/5
Nr opisu: 0000094715
Praktyczna teoria układów cyfowych.
[Aut.]: Halina** Kamionka-Mikuła, Henryk** Małysiak, Bolesław Pochopień. Wyd. 2 popr..
Gliwice : Wydaw. Politechniki Śląskiej, 2014, 166 s., bibliogr. 33 poz.
Skrypt nr 2546

układ cyfrowy ; funkcja logiczna ; synteza układów cyfrowych ; przerzutnik ; układ sekwencyjny ; dekoder ; koder ; translator ; multiplekser ; asynchroniczny układ sekwencyjny ; synchroniczny układ sekwencyjny ; układ iteracyjny

digital circuit ; logical function ; synthesis of digital circuits ; flip-flop ; sequential circuit ; decoder ; coder ; translator ; multiplexer ; asynchronous sequential circuit ; synchronous sequential circuit ; iterative circuit

2/5
Nr opisu: 0000068625   
Permutacja argumentów funkcji logicznej przy poszukiwaniu dekompozycji Ashenhursta w dziedzinie spektralnej Reeda-Mullera.
[Aut.]: Edward** Hrynkiewicz, Dariusz Polok.
-Elektronika 2011 R. 52 nr 10, s. 124-127, bibliogr. 5 poz.. Punktacja MNiSW 6.000

dekompozycja ; funkcja Reeda-Mullera ; funkcja logiczna

decomposition ; Reed-Muller function ; logical function

3/5
Nr opisu: 0000068764
Praktyczna teoria układów cyfrowych.
[Aut.]: Halina** Kamionka-Mikuła, Henryk** Małysiak, Bolesław Pochopień.
Gliwice : Wydaw. Politechniki Śląskiej, 2011, 166 s., bibliogr. 33 poz.

układ cyfrowy ; cyfrowy układ sterowania ; funkcja logiczna ; układ sekwencyjny ; układ iteracyjny

digital circuit ; digital control system ; logical function ; sequential circuit ; iterative circuit

4/5
Nr opisu: 0000056439   
An utilisation of Boolean differential calculus in variables partition calculation for decomposition of logic functions.
[Aut.]: S. Kołodziński, Edward** Hrynkiewicz.
W: Proceedings of the 2009 IEEE Symposium on Design and Diagnostics of Electronic Circuits and Systems. DDECS'2009, Liberec, Czech Republic, April 15-17, 2009. Piscataway : Institute of Electrical and Electronics Engineers, 2009, s. 34-37, bibliogr. 11 poz.

Boole'owski rachunek różniczkowy ; kod Reeda-Mullera ; dekompozycja macierzowa ; dekompozycja Ashenhursta ; funkcja logiczna

Boolean Differential Calculus ; Reed-Muller Code ; matrix decomposition ; Ashenhurst decomposition ; logical function

5/5
Nr opisu: 0000022617
Kodowanie funkcji wyjściowych z obszarów diagramu BDD zespołu funkcji logicznych wyznaczonych podczas dekompozycji diagramu dla układów FPGA.
[Aut.]: Andrzej* Dzikowski, Edward** Hrynkiewicz.
W: V Krajowa Konferencja Elektroniki, Darłówko Wschodnie, 12-14 czerwca 2006 r.. Warszawa : Wydaw. Czasopism i Książek Technicznych SIGMA-NOT, 2006, s. 15-17, bibliogr. 16 poz. (Elektronika ; R. 47, nr 11 0033-2089)

FPGA ; funkcja wyjściowa ; diagram MTBDD ; dekompozycja ; funkcja logiczna

FPGA ; output function ; MTBDD diagram ; decomposition ; logical function

stosując format:
Nowe wyszukiwanie