Wynik wyszukiwania
Zapytanie:
FINITE STATE MACHINE
Liczba odnalezionych rekordów:
16
Przejście do opcji zmiany formatu
|
Wyświetlenie wyników w wersji do druku
|
Pobranie pliku do edytora
|
Przesłanie wyników do modułu analizy
|
excel
|
Nowe wyszukiwanie
1/16
Nr opisu:
0000120879
Synthesis of energy-efficient FSMs implemented in PLD circuits.
[Aut.]: R.
Nawrot
, Józef
Kulisz
, Dariusz
Kania
.
W:
Proceedings of the International Conference of Computational Methods in Sciences and Engineering
. ICCMSE 2017, Thessaloniki, Greece, 21-25 April 2017. Eds. T. E. Simos, T. Monovasilis, Z. Kalogiratou. Melville : American Institute of Physics, 2017
, art. no. 120003, bibliogr. 16 poz. (
AIP Conference Proceedings
; vol. 1906, iss. 1 0094-243X).
Punktacja MNiSW
15.000
automat skończony
;
niski układ zasilania
;
PLD
;
pobór mocy
;
układ synchroniczny
finite state machine
;
low power circuit
;
PLD
;
power dissipation
;
synchronous circuit
2/16
Nr opisu:
0000106853
State assignment and optimization of ultra-high-speed FSMs utilizing tristate buffers.
[Aut.]: Robert
Czerwiński
, Dariusz
Kania
.
-
ACM Trans. Des. Autom. Electron. Syst.
2016 vol. 22 iss. 1
, art. no. 3 s. 1-25, bibliogr. 36 poz..
Impact Factor
0.850.
Punktacja MNiSW
20.000
synteza logiczna
;
kodowanie stanów
;
automat skończony
;
optymalizacja logiczna
;
odwzorowanie technologiczne
;
binarne drzewo decyzyjne
logic synthesis
;
state assignment
;
finite state machine
;
logic optimization
;
technology mapping
;
binary decision tree
;
tristate buffer
3/16
Nr opisu:
0000112465
Synthesis of energy-efficient counters implemented in PLD circuits.
[Aut.]: Józef
Kulisz
, R.
Nawrot
, Dariusz
Kania
.
W:
Proceedings of the International Conference of Computational Methods in Sciences and Engineering
. ICCMSE 2016, Athens, Greece, 17-20 March 2016. $Eds. Theodore E. Simos, Zacharoula Kalogiratou, Theodore Monovasilis. Melville : American Institute of Physics, 2016
, 030006-1-030006-4, bibliogr. 17 poz. (
AIP Conference Proceedings
;
vol. 1790
0094-243X)
obwód niskiego zasilania
;
pobór mocy
;
układ synchroniczny
;
automat skończony
;
PLD
low power circuit
;
power dissipation
;
synchronous circuit
;
finite state machine
;
PLD
4/16
Nr opisu:
0000099501
Kodowanie stanów energooszczędnych automatów sekwencyjnych wykorzystujące algorytm Kernighana-Lina.
[Aut.]: K.
Kajstura
, Dariusz
Kania
.
-
Prz. Elektrot.
2015 R. 91 nr 5
, s. 155-158, bibliogr. 14 poz..
Punktacja MNiSW
14.000
pobór mocy
;
kodowanie stanów
;
układ synchroniczny
;
automat skończony
power dissipation
;
state assignment
;
synchronous circuit
;
finite state machine
5/16
Nr opisu:
0000081174
Finite state machine logic synthesis for complex programmable logic devices.
[Aut.]: Robert
Czerwiński
, Dariusz
Kania
.
Berlin : Springer, 2013, XVI, 172 s.
(
Lecture Notes in Electrical Engineering
; vol. 231 1876-1100)
CPLD
;
FSM
;
automat sekwencyjny
;
optymalizacja logiczna
;
synteza logiczna
;
kodowanie stanów
CPLD
;
FSM
;
finite state machine
;
logic optimization
;
logic synthesis
;
state assignment
;
technology mapping
6/16
Nr opisu:
0000071522
Dekompozycyjna metoda kodowania stanów wewnętrznych automatu skończonego ukierunkowana na minimalizację mocy.
[Aut.]: K.
Kajstura
, Dariusz
Kania
.
-
Prz. Elektrot.
2011 R. 87 nr 6
, s. 146-149, bibliogr. 12 poz..
Impact Factor
0.244.
Punktacja MNiSW
15.000
pobór mocy
;
kodowanie stanów
;
automat skończony
power dissipation
;
state assignment
;
finite state machine
7/16
Nr opisu:
0000071705
State minimization by means of incompatibility graph coloring.
[Aut.]: Robert
Czerwiński
, Dariusz
Kania
.
-
Elektronika
2011 R. 52 nr 3
, s. 160-162, bibliogr. 6 poz..
Punktacja MNiSW
6.000
automat sekwencyjny
;
minimalizacja liczby stanów
;
kolorowanie grafów
finite state machine
;
state minimization
;
graph coloring
8/16
Nr opisu:
0000058572
Algorytm kodowania stanów wewnętrznych automatu skończonego minimalizujący pobór mocy.
[Aut.]: K.
Kajstura
, Dariusz
Kania
, I.
Kurytnik
.
-
Pomiary Autom. Kontr.
2010 vol. 56 nr 8
, s. 987-989, bibliogr. 12 poz.
kodowanie stanów
;
pobór mocy
;
automat skończony
state assignment
;
power dissipation
;
finite state machine
9/16
Nr opisu:
0000057917
Metoda kodowania stanów automatów sekwencyjnych prowadząca do redukcji poboru mocy.
[Aut.]: K.
Kajstura
, Dariusz
Kania
.
-
Pomiary Autom. Kontr.
2010 vol. 56 nr 7
, s. 718-720, bibliogr. 9 poz.
kodowanie stanów
;
pobór mocy
;
automat skończony
state assignment
;
power dissipation
;
finite state machine
10/16
Nr opisu:
0000047556
Modelowanie automatów synchronicznych w języku VHDL pod kątem efektywnego wykorzystania niezależnych narzędzi syntezy.
[Aut.]: Robert
Czerwiński
, Józef
Kulisz
.
-
Elektronika
2009 R. 50 nr 2
, s. 77-82, bibliogr. 8 poz.
projektowanie układów cyfrowych
;
CPLD
;
automat sekwencyjny
;
VHDL
;
kodowanie stanów
digital circuit design
;
CPLD
;
finite state machine
;
VHDL
;
state assignment
11/16
Nr opisu:
0000041329
Faithful group actions on rooted trees induced by actions of quotients.
[Aut.]: Y.
Lavrenyuk
, V.
Mazorchuk
, A.
Olijnyk
, Vitaliy**
Sushchanskyy
.
-
Commun. Algebra
2007 vol. 35 iss. 11
, s. 3759-3775, bibliogr. 13 poz..
Impact Factor
0.337
drzewo z korzeniem
;
automorfizm
;
automat skończony
rooted tree
;
automorphism
;
finite state machine
12/16
Nr opisu:
0000031055
Prosta metoda kodowania stanów przeznaczona dla struktur programowalnych.
[Aut.]: Robert
Czerwiński
, Dariusz
Kania
.
W:
Szósta Krajowa Konferencja Elektroniki, [Darłówko Wschodnie, 11-13 czerwca 2007]
. Materiały konferencji. T. 1. [Gdańsk] : [Polskie Towarzystwo Elektrotechniki Teoretycznej i Stosowanej], 2007
, s. 189-194, bibliogr. 12 poz.
automat sekwencyjny
;
kodowanie stanów
;
metoda gorącej jedynki
;
układ programowalny
finite state machine
;
state assignment
;
one-hot method
;
programmable device
13/16
Nr opisu:
0000029353
Synteza logiczna układów sekwencyjnych realizowanych w strukturach CPLD opisanych za pomocą języka VHDL.
[Aut.]: Robert
Czerwiński
, Dariusz
Kania
.
-
Pomiary Autom. Kontr.
2007 nr 7
, s. 45-47, bibliogr. 8 poz.
automat sekwencyjny
;
FSM
;
kodowanie stanów
;
CPLD
;
VHDL
finite state machine
;
FSM
;
state assignment
;
CPLD
;
VHDL
14/16
Nr opisu:
0000023425
FSMs state encoding targeting at logic level minimization.
[Aut.]: Robert
Czerwiński
, Dariusz
Kania
, Józef
Kulisz
.
-
Bull. Pol. Acad. Sci., Tech. Sci.
2006 vol. 54 no. 4
, s. 479-487, bibliogr. 17 poz.
kodowanie stanów
;
automat skończony
;
FSM
;
programowalna matryca logiczna
;
złożony programowalny układ elektroniczny
;
CPLD
state assignment
;
finite state machine
;
FSM
;
Programmable Array Logic
;
Complex Programmable Logic Device
;
CPLD
15/16
Nr opisu:
0000023176
Kodowanie stanów automatów sekwencyjnych dla matrycowych struktur programowalnych typu PAL. Rozprawa doktorska.
[Aut.]: Robert
Czerwiński
.
Gliwice, 2006, 142 s., bibliogr. 117 poz.
Politechnika Śląska. Wydział Automatyki, Elektroniki i Informatyki. Promotor: dr hab. inż. Dariusz Kania
automat sekwencyjny
;
układ logiki programowalnej
;
kodowanie stanów
;
struktura programowalna
;
układ PAL
finite state machine
;
programmable logic device
;
state assignment
;
programmable structure
;
PAL structure
16/16
Nr opisu:
0000098585
Język programowania w środowisku wieloagentowym.
[Aut.]: Krzysztof
Jaskot
.
W:
Automatyzacja procesów dyskretnych
. Optymalizacja dyskretna. Robotyka i sterowniki programowalne. Pod red. Ryszarda Gessinga i Tadeusza Szkodnego. Warszawa : Wydaw. Naukowo-Techniczne, 2004
, s. 227-234, bibliogr. 12 poz.
robot mobilny
;
automat skończony
;
system sterowania
;
QScript
mobile robot
;
finite state machine
;
control system
;
QScript
stosując format:
standardowy
pełny z etykietami pól
roboczy
redakcja skr.
redakcja peł.
kontrolny
Nowe wyszukiwanie