Wynik wyszukiwania
Zapytanie: DIGITAL CIRCUIT
Liczba odnalezionych rekordów: 33



Przejście do opcji zmiany formatu | Wyświetlenie wyników w wersji do druku | Pobranie pliku do edytora | Przesłanie wyników do modułu analizy | excel | Nowe wyszukiwanie
1/33
Nr opisu: 0000106545   
SMTBDD. New form of BDD for logic synthesis.
[Aut.]: Marcin Kubica, Dariusz Kania.
-Int. J. Electron. Telecommun. 2016 vol. 62 no. 1, s. 33-41, bibliogr. 26 poz.. Punktacja MNiSW 15.000

synteza logiczna ; SMTBDD ; dekompozycja ; odwzorowanie technologiczne ; FPGA ; układ cyfrowy

logic synthesis ; SMTBDD ; decomposition ; technology mapping ; FPGA ; digital circuit

2/33
Nr opisu: 0000108358
Technika cyfrowa i mikroprocesorowa w ćwiczeniach laboratoryjnych. Praca zbiorowa. Pod red. Jerzego Jakubca.
[Aut.]: Ryszard Bogacz, Jerzy Roj, Janusz Tokarski. Wyd. 3.
Gliwice : Wydaw. Politechniki Śląskiej, 2016, 229 s., bibliogr.

bramka cyfrowa ; przerzutnik ; licznik ; mikroprocesor ; mikrokontroler ; wyświetlacz ciekłokrystaliczny ; pamięć pólprzewodnikowa ; układ cyfrowy ; układ wejścia-wyjścia

digital gate ; flip-flop ; meter ; microprocessor ; microcontroller ; liquid crystal display ; semiconductor memory ; digital circuit ; input-output system

3/33
Nr opisu: 0000110626
Zastosowanie wielowejściowych wzmacniaczy operacyjnych do realizacji wybranych układów w cyfrowych systemach logiki wielowartościowej. Rozprawa doktorska.
[Aut.]: Marcin Walecki.
Gliwice, 2016, 147 k., bibliogr. 79 poz.
Politechnika Śląska. Wydział Elektryczny. Promotor: dr hab. inż. Damian Słota, dr inż. Piotr Holajn

logika wielowartościowa ; synteza układów logicznych ; układ cyfrowy ; układ logiczny ; wzmacniacz wielowejściowy ; przetwornik

multi-valued logic ; logic circuits synthesis ; digital circuit ; logic circuit ; multi-input amplifier ; converter

4/33
Nr opisu: 0000100895
A hardware implementation of arithmetic operations for an FPGA-based programmable logic controller.
[Aut.]: Józef Kulisz, Mirosław Chmiel, A. Krzyżyk, M. Rosół.
W: [13th] IFAC Conference on Programmable Devices and Embedded Systems. PDeS 2015, Cracow, May 13th - 14th, 2015. Preprints. [B.m.] : [b.w.], 2015, s. 471-476, bibliogr. 22 poz.
Toż na CD-ROM

programowalny sterownik logiczny ; jednostka centralna ; jednostka arytmetyczno-logiczna ; algorytmy arytmetyczne ; mikroprocesor ; układ cyfrowy ; układ logiczny

programmable logic controller ; central processing unit ; arithmetic and logic unit ; arithmetic algorithms ; microprocessor ; digital circuit ; logic array ; field programmable gate arrays

5/33
Nr opisu: 0000104485   
A hardware implementation of arithmetic operations for an FPGA-based programmable logic controller.
[Aut.]: Józef Kulisz, Mirosław Chmiel, A. Krzyżyk, M. Rosół.
-IFAC-PapersOnLine 2015 vol. 48 iss. 4, s. 460-465, bibliogr. 22 poz.
Referat wygłoszony na: 13th IFAC and IEEE Conference on Programmable Devices and Embedded Systems - PDES 2015. Punktacja MNiSW 5.000

programowalny sterownik logiczny ; jednostka centralna ; jednostka arytmetyczno-logiczna ; algorytmy arytmetyczne ; mikroprocesor ; układ cyfrowy ; układ logiczny

programmable logic controller ; central processing unit ; arithmetic and logic unit ; arithmetic algorithms ; microprocessor ; digital circuit ; logic array ; field programmable gate arrays ; floating-point arithmetic

6/33
Nr opisu: 0000100837
SMTBDD: new concept of graph for function decomposition.
[Aut.]: Marcin Kubica, Dariusz Kania.
W: [13th] IFAC Conference on Programmable Devices and Embedded Systems. PDeS 2015, Cracow, May 13th - 14th, 2015. Preprints. [B.m.] : [b.w.], 2015, s. 61-66, bibliogr. 13 poz.
Toż na CD-ROM

synteza logiczna ; SMTBDD ; rozkład ; FPGA ; układ cyfrowy

logic synthesis ; SMTBDD ; decomposition ; FPGA ; digital circuit

7/33
Nr opisu: 0000104489   
SMTBDD: New concept of graph for function decomposition.
[Aut.]: Marcin Kubica, Dariusz Kania.
-IFAC-PapersOnLine 2015 vol. 48 iss. 4, s. 49-54, bibliogr. 13 poz.
Referat wygłoszony na: 13th IFAC and IEEE Conference on Programmable Devices and Embedded Systems - PDES 2015. Punktacja MNiSW 5.000

synteza logiczna ; MTBDD ; rozkład ; FPGA ; układ cyfrowy

logic synthesis ; SMTBDD ; decomposition ; FPGA ; digital circuit

8/33
Nr opisu: 0000094715
Praktyczna teoria układów cyfowych.
[Aut.]: Halina** Kamionka-Mikuła, Henryk** Małysiak, Bolesław Pochopień. Wyd. 2 popr..
Gliwice : Wydaw. Politechniki Śląskiej, 2014, 166 s., bibliogr. 33 poz.
Skrypt nr 2546

układ cyfrowy ; funkcja logiczna ; synteza układów cyfrowych ; przerzutnik ; układ sekwencyjny ; dekoder ; koder ; translator ; multiplekser ; asynchroniczny układ sekwencyjny ; synchroniczny układ sekwencyjny ; układ iteracyjny

digital circuit ; logical function ; synthesis of digital circuits ; flip-flop ; sequential circuit ; decoder ; coder ; translator ; multiplexer ; asynchronous sequential circuit ; synchronous sequential circuit ; iterative circuit

9/33
Nr opisu: 0000085858
Elektronika. Wybór zagadnień.
[Aut.]: Zbigniew Czapla, Wiesław Pamuła.
Gliwice : Wydaw. Politechniki Śląskiej, 2013, 243 s., bibliogr. 17 poz.

elektronika analogowa ; układ cyfrowy ; układ analogowy ; dioda półprzewodnikowa ; tranzystor ; wzmacniacz operacyjny ; mikroprocesor

analogue electronics ; digital circuit ; analogue system ; semiconductor diode ; transistor ; operational amplifier ; microprocessor

10/33
Nr opisu: 0000087854
Teoria układów cyfrowych. T. 1, Układy kombinacyjne.
[Aut.]: Halina** Kamionka-Mikuła, Henryk** Małysiak, Bolesław Pochopień.
Gliwice : Wydaw. Politechniki Śląskiej, 2013, 253 s., bibliogr. 61 poz.

logika ; translator ; koder ; dekoder ; asynchroniczny układ sekwencyjny ; synchroniczny układ sekwencyjny ; układ kombinacyjny ; układ cyfrowy

logic ; translator ; coder ; decoder ; asynchronous sequential circuit ; synchronous sequential circuit ; combinational circuit ; digital circuit

11/33
Nr opisu: 0000087870
Teoria układów cyfrowych. T. 2, Układy sekwencyjne.
[Aut.]: Halina** Kamionka-Mikuła, Henryk** Małysiak, Bolesław Pochopień.
Gliwice : Wydaw. Politechniki Śląskiej, 2013, 356 s., bibliogr. 61 poz.

układ cyfrowy ; układ sekwencyjny ; logika ; mikroprogramowany układ cyfrowy ; redukcja stanów ; układ kombinacyjny ; przerzutnik

digital circuit ; sequential circuit ; logic ; micro-programmed digital circuit ; state reduction ; combinational circuit ; flip-flop

12/33
Nr opisu: 0000076481   
Podstawy techniki cyfrowej. Przykłady zadań egzaminacyjnych.
[Aut.]: Tomasz Garbolino, Andrzej** Hławiczka, Józef Kulisz, Tomasz Rudnicki, Dariusz* Stachańczyk.
Gliwice : Wydaw. Politechniki Śląskiej, 2012, 334 s.
Skrypt nr 2505

układ cyfrowy ; układ kombinacyjny ; układ sekwencyjny ; układ asynchroniczny ; układ synchroniczny ; zadania

digital circuit ; combinational circuit ; sequential circuit ; asynchronous circuit ; synchronous circuit ; exercises

13/33
Nr opisu: 0000075139
Synteza i analiza układów cyfrowych.
[Aut.]: Halina** Kamionka-Mikuła, Henryk** Małysiak, Bolesław Pochopień. Wyd. 6 zm..
Gliwice : Wydaw. Pracowni Komputerowej Jacka Skalmierskiego, 2012, 483 s., bibliogr. 53 poz.

układ cyfrowy ; układ kombinacyjny ; układ iteracyjny ; układ sekwencyjny ; układ programowalny ; projektowanie układów cyfrowych

digital circuit ; combinational circuit ; iterative circuit ; sequential circuit ; programmable device ; digital circuit design

14/33
Nr opisu: 0000084032   
Układy logiki programowalnej. Podstawy syntezy i sposoby odwzorowania technologicznego.
[Aut.]: Dariusz Kania.
Warszawa : Wydaw. Naukowe PWN, 2012, 220 s., bibliogr.

logika ; synteza logiczna ; układ programowalny ; układ cyfrowy ; SPLD ; CPLD ; FPGA

logic ; logic synthesis ; programmable device ; digital circuit ; SPLD ; CPLD ; FPGA

15/33
Nr opisu: 0000068764
Praktyczna teoria układów cyfrowych.
[Aut.]: Halina** Kamionka-Mikuła, Henryk** Małysiak, Bolesław Pochopień.
Gliwice : Wydaw. Politechniki Śląskiej, 2011, 166 s., bibliogr. 33 poz.

układ cyfrowy ; cyfrowy układ sterowania ; funkcja logiczna ; układ sekwencyjny ; układ iteracyjny

digital circuit ; digital control system ; logical function ; sequential circuit ; iterative circuit

16/33
Nr opisu: 0000075138
Synteza i analiza układów cyfrowych.
[Aut.]: Halina** Kamionka-Mikuła, Henryk** Małysiak, Bolesław Pochopień. Wyd. 5 uzup..
Gliwice : Wydaw. Pracowni Komputerowej Jacka Skalmierskiego, 2011, 483 s., bibliogr. 52 poz.

układ cyfrowy ; układ kombinacyjny ; układ iteracyjny ; układ sekwencyjny ; układ programowalny ; projektowanie układów cyfrowych

digital circuit ; combinational circuit ; iterative circuit ; sequential circuit ; programmable device ; digital circuit design

17/33
Nr opisu: 0000058757   
Laboratorium podstaw techniki cyfrowej. Praca zbiorowa. Pod red. Andrzeja Hławiczki.
[Aut.]: Tomasz Garbolino, Krzysztof* Gucwa, Andrzej** Hławiczka, Dariusz Kania, J. Kardaszewicz, Józef Kulisz, Adam** Morawiec. Wyd. 3 popr..
Gliwice : Wydaw. Politechniki Śląskiej, 2010, 268 s., bibliogr.
Skrypt nr 2458

układ cyfrowy ; układ sekwencyjny ; układ kombinacyjny ; synteza układów cyfrowych ; przerzutnik

digital circuit ; sequential circuit ; combinational circuit ; synthesis of digital circuits ; flip-flop

18/33
Nr opisu: 0000052105   
Model sprzętowo-programistycznej platformy testowania i uruchamiania wirtualnych systemów mikroprocesorowych.
[Aut.]: Krzysztof* Pucher, J. Namiota.
-Elektronika 2009 R. 50 nr 10, s. 54-57, bibliogr. 11 poz.

architektura komputerów ; układ cyfrowy ; FPGA ; system mikroprocesorowy

computer architecture ; digital circuit ; FPGA ; microprocessor system

19/33
Nr opisu: 0000052108   
Różne interfejsy szeregowe w sterowniku urządzeń domowego użytku.
[Aut.]: B. Wojtanowicz, Mirosław Chmiel.
-Elektronika 2009 R. 50 nr 10, s. 64-67, bibliogr. 8 poz.

interfejs ; transmisja szeregowa ; układ cyfrowy ; system mikroprocesorowy ; sterownik ; budynek inteligentny

interface ; serial transmission ; digital circuit ; microprocessor system ; controller ; intelligent building

20/33
Nr opisu: 0000039949   
Modelowanie i weryfikacja złożonych układów cyfrowych z wykorzystaniem środowiska MATLAB i Simulink.
[Aut.]: Adam Milik.
-Pomiary Autom. Kontr. 2008 vol. 54 nr 8, s. 569-571, bibliogr. 8 poz.

układ cyfrowy ; symulacja ; modelowanie ; Matlab ; Simulink

digital circuit ; simulation ; modelling ; Matlab ; Simulink

21/33
Nr opisu: 0000075140
Synteza i analiza układów cyfrowych.
[Aut.]: Halina** Kamionka-Mikuła, Henryk** Małysiak, Bolesław Pochopień. Wyd. 2 popr..
Gliwice : Wydaw. Pracowni Komputerowej Jacka Skalmierskiego, 2008, 482 s., bibliogr. 46 poz.

układ cyfrowy ; układ kombinacyjny ; układ iteracyjny ; układ sekwencyjny ; układ programowalny ; projektowanie układów cyfrowych

digital circuit ; combinational circuit ; interative circuit ; sequential circuit ; programmable device ; digital circuit design

22/33
Nr opisu: 0000031905   
Modeling and the simulator of digital circuits in object-oriented programming.
[Aut.]: Stefan* Senczyna.
W: Mixed design of integrated circuits and systems. MIXDES 2007. Proceedings of the 14th international conference, Ciechocinek, Poland, 21-23 June 2007. Ed. by A. Napieralski. [Łódź] : [Politechnika Łódzka. Wydział Elektrotechniki i Elektroniki. Katedra Mikroelektroniki i Technik Informatycznych], 2007, s. 444-448, bibliogr. 5 poz.

układ cyfrowy ; modelowanie zorientowane obiektowo ; wykres ; symulacja ; programowanie obiektowe

digital circuit ; object oriented modelling ; diagram ; simulation ; object oriented programming

23/33
Nr opisu: 0000025349   
Układy Max II - nowe spojrzenie na architekturę struktur CPLD.
[Aut.]: W. Grabiec, Dariusz Kania.
-Elektronika 2007 R. 48 nr 3, s. 42-46, bibliogr. 11 poz.

CPLD ; układ MAX II ; układ cyfrowy ; FPGA ; interfejs JTAG

CPLD ; MAX II circuit ; digital circuit ; FPGA ; JTAG interface

24/33
Nr opisu: 0000023173   
Generatory par testowych dla układów cyfrowych. Rozprawa doktorska.
[Aut.]: Tomasz Rudnicki.
Gliwice, 2006
Politechnika Śląska. Wydział Automatyki, Elektroniki i Informatyki. Promotor: dr hab. inż. Andrzej** Hławiczka

generator tekstu ; uszkodzenie opóźnieniowe ; układ scalony ; liniowy rejestr liczący ; układ cyfrowy ; pary testowe

text generator ; delay fault ; integrated circuit ; line numbering register ; digital circuit ; two-pattern testing

25/33
Nr opisu: 0000021540
Komputerowe wspomaganie procesu dydaktycznego w zakresie syntezy liczników.
[Aut.]: Halina** Kamionka-Mikuła, Henryk** Małysiak, Bolesław Pochopień, W. Mnich.
W: Nowe technologie sieci komputerowych. Praca zbiorowa. T. 2. Pod red. Bolesława Pochopienia, Andrzeja Kwietnia, Andrzeja Grzywaka, Jerzego Klamki. Warszawa : Wydaw. Komunikacji i Łączności, 2006, s. 43-52, bibliogr. 10 poz.

układ cyfrowy ; układ sekwencyjny ; komputerowe wspomaganie dydaktyki ; program komputerowy

digital circuit ; sequential circuit ; computer aided education ; computer program

26/33
Nr opisu: 0000031729
Projekt układu do transmisji słabych sygnałów napięciowych.
[Aut.]: Paweł Kielan.
W: VIII International PhD Workshop. OWD '2006, Wisła, 21-24 X 2006. [Dokument elektroniczny]. [B.m.] : [b.w.], 2006, dysk optyczny (DVD) s. 387-390, bibliogr. 3 poz.

słaby sygnał napięciowy ; układ analogowy ; układ cyfrowy ; układ transmisji

weak voltage signal ; analog circuit ; digital circuit ; transmission circuit

27/33
Nr opisu: 0000032233
Projekt układu do transmisji słabych sygnałów napięciowych.
[Aut.]: Paweł Kielan.
W: VIII Międzynarodowe Warsztaty Doktoranckie = VIII International PhD Workshop. OWD '2006, [Wisła, 21-24 October 2006]. Vol. 2. Polskie Towarzystwo Elektrotechniki Teoretycznej i Stosowanej [i in.]. [Gliwice] : Komitet Organizacyjny Sympozjum PPEE i Seminarium BSE, 2006, s. 387-390, bibliogr. 3 poz. (Archiwum Konferencji PTETiS ; vol. 22)

słaby sygnał napięciowy ; układ analogowy ; układ cyfrowy ; układ transmisji

weak voltage signal ; analog circuit ; digital circuit ; transmission circuit

28/33
Nr opisu: 0000028570
Prosty system uruchomieniowy dla układu FPGA.
[Aut.]: Adam Ziębiński, M. Święcek.
W: Systemy informatyczne z ograniczeniami czasowymi. Praca zbiorowa. Pod red. Andrzeja Kwietnia, Piotra Gaja. Warszawa : Wydaw. Komunikacji i Łączności, 2006, s. 507-516, bibliogr. 14 poz.

system uruchomieniowy ; układ cyfrowy ; układ analogowy ; układ FPGA ; moduł komunikacyjno-programujący

development system ; digital circuit ; analog circuit ; FPGA system ; communication-programming module

29/33
Nr opisu: 0000107832   
Patent. Polska, nr 191 557. Sposób i układ do bieżącego wykrywania zwarć i przeciążeń na wyjściach układów cyfrowych w czasie ich normalnej pracy, zwłaszcza w układach CMOS LSI/VLSI/ULSI. Int. Cl. G01R 31/28, G01R 31/317.
Politechnika Śląska, Polska
Twórcy: Adam* Kristof.
Zgłosz. nr 335 849 z 05.10.1999. Opubl. 30.06.2006, s. 1-6

wykrywanie zwarć ; wykrywanie przeciążeń ; układ CMOS ; układ cyfrowy

hort circuits detection ; overload detection ; CMOS circuit ; digital circuit

30/33
Nr opisu: 0000009620
Estymacja sprzężeń elektromagnetycznych silnika indukcyjnego w układzie z procesorem sygnałowym.
[Aut.]: Aleksander** Żywiec, Roman Niestrój.
-Zesz. Nauk. PŚl., Elektr. 2004 z. 188, s. 25-40, bibliogr. 14 poz.

sprzężenie elektromagnetyczne ; silnik indukcyjny ; estymacja ; układ cyfrowy ; procesor sygnałowy

electromagnetic coupling ; induction motor ; estimation ; digital circuit ; digital signal processor

31/33
Nr opisu: 0000010220
Zapewnienie możliwości prawidłowej pracy układów pomiarowo-zabezpieczeniowych złożonych obiektów elektroenergetycznych. (1).
[Aut.]: Adrian Halinka, Michał Szewczyk.
-Zesz. Nauk. PŚl., Elektr. 2004 z. 189, s. 51-58, bibliogr. 3 poz.

obiekt elektroenergetyczny ; układ cyfrowy ; automatyka zabezpieczeniowa ; układ pomiarowo-zabezpieczeniowy

power system object ; digital circuit ; protection automatics ; measuring-protection system

32/33
Nr opisu: 0000002828
Komputerowe wspomaganie nauczania w zakresie zagadnień wyścigu w układach cyfrowych.
[Aut.]: Halina** Kamionka-Mikuła.
-Stud. Informat. 2003 vol. 24 nr 3, s. 229-236, bibliogr. 6 poz.

nauczanie na odległość ; zagadnienie wyścigu ; układ cyfrowy ; program edukacyjny ; e-learning

distance learning ; race problem ; digital circuit ; education program ; e-learning

33/33
Nr opisu: 0000013204   
Modyfikacja opisu widmowego układów dyskretnych przetwarzających sygnały analogowe. Rozprawa doktorska.
[Aut.]: Józef Kulisz.
Gliwice, 2003, 161 s., [1] k. tabl., bibliogr. 78 poz.
Politechnika Śląska. Wydział Automatyki, Elektroniki i Informatyki. Promotor: dr hab. inż. Zdzisław** Filus

układ scalony ; układ cyfrowy ; przetwarzanie sygnałów ; sygnał analogowy ; sygnał cyfrowy ; sygnał dyskretny ; mikroelektronika ; układ hybrydowy

integrated circuit ; digital circuit ; signal processing ; analog signal ; digital signal ; discrete signal ; microelectronics ; hybrid system

stosując format:
Nowe wyszukiwanie