Wynik wyszukiwania
Zapytanie:
CONCURRENT OPERATION
Liczba odnalezionych rekordów:
5
Przejście do opcji zmiany formatu
|
Wyświetlenie wyników w wersji do druku
|
Pobranie pliku do edytora
|
Przesłanie wyników do modułu analizy
|
excel
|
Nowe wyszukiwanie
1/5
Nr opisu:
0000123810
Wykorzystanie platformy wieloprocesorowej do implementacji rozmytych algorytmów sterowania.
[Aut.]: Łukasz
Dróżdż
, Jerzy
Roj
.
W:
Systemy pomiarowe w badaniach naukowych i przemyśle
. XII Konferencja naukowa, Łagów, 10-13 czerwca 2018. Measurement systems in research and in industry. 12th Scientific conference. Materiały konferencyjne. Instytut Metrologii, Elektroniki i Informatyki. Wydział Informatyki, Elektrotechniki i Automatyki. Uniwersytet Zielonogórski. Zielona Góra : Oficyna Wydaw. Uniwersytetu Zielonogórskiego, 2018
, s. 31-34, bibliogr. 12 poz..
Punktacja MNiSW
20.000
algorytm sterowania
;
obliczenia równoległe
;
logika rozmyta
;
przetwarzanie współbieżne
;
OpenMP
control algorithm
;
parallel computing
;
fuzzy logic
;
concurrent operation
;
OpenMP
2/5
Nr opisu:
0000081975
The dynamic properties investigation of the PLC CPU implemented in FPGA.
[Aut.]: Mirosław
Chmiel
, Edward**
Hrynkiewicz
.
W:
Proceedings of 11th IFAC/IEEE International Conference on Programmable Devices and Embedded Systems
. PDeS'2012, Brno, May 23th-25th, 2012. [Brno] : [Brno University of Technology. Faculty of Electrical Engineering and Communication], 2012
, s. 126-131, bibliogr. 12 poz.
programowalny sterownik logiczny
;
jednostka centralna
;
czas skanowania
;
czas przepustowości
;
czas odpowiedzi
;
przetwarzanie współbieżne
;
FPGA
programmable logic controller
;
central processing unit
;
scan time
;
throughput time
;
response time
;
concurrent operation
;
FPGA
3/5
Nr opisu:
0000063711
Xilinx Virtex-4 jako platforma rozwojowa jednostek centralnych PLC.
[Aut.]: Mirosław
Chmiel
, Jan*
Mocha
, Edward**
Hrynkiewicz
.
-
Pomiary Autom. Kontr.
2011 vol. 57 nr 1
, s. 55-57, bibliogr. 14 poz..
Punktacja MNiSW
7.000
programowalny sterownik logiczny
;
PLC
;
jednostka centralna
;
przetwarzanie współbieżne
;
układ FPGA
programmable logic controller
;
PLC
;
central processing unit
;
concurrent operation
;
FPGA system
;
Field Programmable Gate Array
4/5
Nr opisu:
0000059318
Concurrent operation of processors in the bit-byte CPU of a PLC.
[Aut.]: Mirosław
Chmiel
, Edward**
Hrynkiewicz
.
-
Control Cybern.
2010 vol. 39 nr 2
, s. 559-579, bibliogr. 16 poz..
Impact Factor
0.300
programowalny sterownik logiczny
;
jednostka centralna
;
przetwarzanie współbieżne
;
przepustowość
programmable logic controller
;
central processing unit
;
concurrent operation
;
throughput
5/5
Nr opisu:
0000041383
On reducing PLC response time.
[Aut.]: Mirosław
Chmiel
.
-
Bull. Pol. Acad. Sci., Tech. Sci.
2008 vol. 56 no. 3
, s. 229-238, bibliogr. 13 poz.
programowalny sterownik logiczny
;
CPU
;
struktura bitowa
;
struktura bajtowa
;
program kontroli
;
czas skanowania
;
czas reakcji
;
czas przepustowości
;
regulator czasowy
;
licznik
;
przetwarzanie współbieżne
programmable logic controller
;
CPU
;
bit structure
;
byte structure
;
control program
;
scan time
;
response time
;
throughput time
;
timer
;
counter
;
concurrent operation
stosując format:
standardowy
pełny z etykietami pól
roboczy
redakcja skr.
redakcja peł.
kontrolny
Nowe wyszukiwanie