Wynik wyszukiwania
Zapytanie: BUILT-IN SELF TEST
Liczba odnalezionych rekordów: 6



Przejście do opcji zmiany formatu | Wyświetlenie wyników w wersji do druku | Pobranie pliku do edytora | Przesłanie wyników do modułu analizy | excel | Nowe wyszukiwanie
1/6
Nr opisu: 0000099068   
New structure of test pattern generator stimulating crosstalks in bus-type connections.
[Aut.]: Tomasz Garbolino.
-Int. J. Electron. Telecommun. 2015 vol. 61 no. 1, s. 67-75, bibliogr. 38 poz.. Punktacja MNiSW 15.000

zintegrowane połączenia obwodu ; przesłuch ; generator obrazu kontrolnego ; wbudowane samotestowanie ; System on Chip

integrated circuit interconnections ; crosstalk ; test pattern generator ; built-in self test ; system-on-chip

2/6
Nr opisu: 0000091808   
Designing of test pattern generators for stimulation of crosstalk faults in bus-type connections.
[Aut.]: Tomasz Garbolino.
W: Proceedings of the 2014 IEEE 17th International Symposium on Design and Diagnostics of Electronic Circuits and Systems. DDECS, Warsaw, Poland, April 23-25, 2014. Eds.: Witold Pleskacz, Michel Renovell, Dominik Kasprowicz, Lukas Sekanina, Serge Bernard. Piscataway : Institute of Electrical and Electronics Engineers, 2014, s. 270-273, bibliogr. 22 poz.

układ scalony ; przesłuch ; generator obrazu kontrolnego ; system jednoukładowy ; wbudowane samotestowanie

integrated circuit ; crosstalk ; test pattern generator ; System on Chip ; built-in self test

3/6
Nr opisu: 0000051249   
Application of modified ring LFSRs for interconnect faults detection.
[Aut.]: Andrzej** Hławiczka, Krzysztof* Gucwa, Tomasz Garbolino, M. Kopeć.
W: Mixed design of integrated circuits and systems. MIXDES 2008. Proceedings of the 15th international conference, Poznań, Poland, 19-21 June, 2008. [Ed. by A. Napieralski]. Łódź : Department of Microelectronics and Computer Science. Technical University of Łódź, 2008, s. 487-492, bibliogr. 16 poz.

test połączeń ; wbudowane samotestowanie ; BIST ; połączenie BIST ; IBIST

interconnect test ; built-in self test ; BIST ; interconnect BIST ; IBIST

4/6
Nr opisu: 0000012262   
Test-per-clock logic BIST with semi-deterministic test patterns and zero-aliasing compactor.
[Aut.]: O. Novak, Z. Pliva, J. Nosek, Andrzej** Hławiczka, Tomasz Garbolino, Krzysztof* Gucwa.
-J. Electron. Test. 2004 vol. 20 no. 1, s. 109-122, bibliogr. 24 poz.. Impact Factor 0.480

wbudowane samotestowanie ; metoda test-per-clock ; kompresja obrazu testowego

built-in self test ; test-per-clock method ; test pattern compression

5/6
Nr opisu: 0000098366
Integration of a long pattern generator composed of T-type flip-flops into a scan path.
[Aut.]: Tomasz Garbolino, Andrzej** Hławiczka.
W: IFAC Workshop on Programmable Devices and Systems. PDS 2003, Ostrava, Czech Republik, February 11th-13th, 2003. Preprints. Ostrava : VSB - Technicka univerzita Ostrava, 2003, s. 441-446, bibliogr. 7 poz.

generator obrazu kontrolnego ; wbudowane samotestowanie ; ścieżka skanowania ; skanowanie w trybie quasi ; przerzutnik

test pattern generator ; built-in self test ; scan path ; quasi-scan mode ; flip-flop

6/6
Nr opisu: 0000006309
Integration of a long test pattern generator composed of T-type flip-flops into a scan path.
[Aut.]: Tomasz Garbolino, Andrzej** Hławiczka.
W: Programmable devices and systems 2003. (PDS 2003). A proceedings volume from the 6th IFAC Workshop, Ostrava, Czech Republik, 11-13 February 2003. Ed. by: V. Srovnal, K. Vlcek. Oxford : Pergamon Press, 2003, s. 281-286, bibliogr. 7 poz.

generator obrazu kontrolnego ; wbudowane samotestowanie ; ścieżka skanowania ; skanowanie w trybie quasi ; przerzutnik bistabilny typu T

test pattern generator ; built-in self test ; scan path ; quasi-scan mode ; T-type flip-flop

stosując format:
Nowe wyszukiwanie