Wynik wyszukiwania
Zapytanie: SAT SOLVING
Liczba odnalezionych rekordów: 5



Przejście do opcji zmiany formatu | Wyświetlenie wyników w wersji do druku | Pobranie pliku do edytora | Przesłanie wyników do modułu analizy | excel | Nowe wyszukiwanie
1/5
Nr opisu: 0000127486   
JumpSAT based system verification scenarios.
[Aut.]: Andrzej Pułka.
W: 2018 International Conference on Signals and Electronic Systems (ICSES), Kraków, Poland, 10-12 September 2018. Eds. Witold Machowski, Jacek Stępień. Piscataway : IEEE, 2018, 301-306, bibliogr. 18 poz.. Punktacja MNiSW 20.000

weryfikacja formalna ; badanie spełnialności logicznej ; weryfikacja oparta na analizie spełnialności funkcji

formal verification ; SAT solving ; SAT-based verification

2/5
Nr opisu: 0000096128   
Introducing fuzzy default logic into WalkSAT algorithm.
[Aut.]: Andrzej Pułka, Adam Milik.
W: 2014 International Conference on Signals and Electronic Systems (ICSES), Poznań, Poland, 11-13 September 2014. Faculty of Electronics and Telecommunications. Poznan University of Technology. Poland. Piscataway : IEEE, 2014, s. 1-4, bibliogr. 13 poz.

spełnialność formuł logicznych ; CNF ; weryfikacja formalna ; wyszukiwarka heurystyczna ; badanie spełnialności logicznej

Boolean satisfiability ; CNF ; formal verification ; heuristic search ; SAT solving

3/5
Nr opisu: 0000095560   
Selection of search strategies for solving 3-SAT problems.
[Aut.]: Andrzej Pułka.
-Int. J. Appl. Math. Comput. Sci. 2014 vol. 24 no. 2, s. 283-297, bibliogr. 23 poz.. Impact Factor 1.227. Punktacja MNiSW 25.000

badanie spełnialności logicznej ; weryfikacja formalna ; CNF ; spełnialność formuł logicznych

SAT solving ; formal verification ; CNF ; Boolean satisfiability

4/5
Nr opisu: 0000069619   
An effective SAT-solving mechanism with backtrack controlled by FDL.
[Aut.]: Andrzej Pułka.
-Elektronika 2011 R. 52 nr 12, s. 21-25, bibliogr. 15 poz.. Punktacja MNiSW 6.000

badanie spełnialności logicznej ; weryfikacja formalna ; FUDASAT ; CNF

SAT solving ; formal verification ; FUDASAT ; CNF

5/5
Nr opisu: 0000081575   
An effective SAT-solving mechanism with backtrack controlled by FDL.
[Aut.]: Andrzej Pułka.
W: Mixed design of integrated circuits and systems. MIXDES 2011. Proceedings of the 18th international conference, Gliwice, Poland, 16-18 June 2011. [Dokument elektroniczy]. [Ed. by A. Napieralski]. Wrocław : Department of Microelectronics and Computer Science. Technical University of Łódź, 2011, dysk optyczny (CD-ROM) s. 252-257, bibliogr. 15 poz.

spełnialność formuł logicznych ; CNF ; weryfikacja formalna ; badanie spełnialności logicznej

Boolean satisfiability ; CNF ; formal verification ; SAT solving

stosując format:
Nowe wyszukiwanie