Wyniki wyszukiwania

Wynik wyszukiwania

1/14
Nr opisu: 0000116529
Central processing unit of IEC 61131-3-based PLC.
[Aut.]: Przemysław Mazur, Mirosław Chmiel, Robert Czerwiński.
W: 14th IFAC Conference on Programmable Devices and Embedded Systems. PDES 2016 Brno, Czech Republic, 5-7 October 2016. Ed. by Zdenek Bradac. Amsterdam : Elsevier, 2016, s. 254-259, bibliogr. 25 poz. (IFAC-PapersOnLine ; vol. 49, iss. 25 2405-8963)

PLC ; IEC 61131-3 ; jednostka centralna ; procesor

PLC ; IEC 61131-3 ; central processing unit ; CPU

2/14
Nr opisu: 0000106879
Implementacja metody momentów w heterogenicznym środowisku obliczeniowym CPU/GPU.
[Aut.]: Andrzej* Karwowski, Tomasz Topa, Artur Noga.
-Prz. Telekom. 2016 R. 90 nr 6, dysk optyczny (CD-ROM) s. 503-505, bibliogr. 9 poz.
CD-ROM zawiera materiały z Krajowej Konferencji Radiokomunikacji, Radiofonii i Telewizji, Kraków, 27-29 kwietnia, 2016. Punktacja MNiSW 9.000

akceleracja sprzętowa ; CPU ; GPU ; elektromagnetyzm obliczeniowy ; metoda momentów

hardware acceleration ; CPU ; GPU ; computational electromagnetics ; moment method

3/14
Nr opisu: 0000107060
Investigation on the CPU nanofluid cooling.
[Aut.]: M. H. Al-Rashed, Grzegorz Dzido, Mateusz* Korpyś, Jacek Smołka, Janusz Wójcik.
-Microelectron. Reliab. 2016 vol. 63, s. 159-165, bibliogr. 38 poz.. Impact Factor 1.371. Punktacja MNiSW 20.000

CPU ; chłodzenie ; nanopłyn ; CFD

CPU ; cooling ; nanofluid ; CFD

4/14
Nr opisu: 0000111705
Multiple core PLC CPU with tight thread synchronization.
[Aut.]: Adam Milik, Mirosław Chmiel, Edward** Hrynkiewicz.
W: 2016 International Conference on Signals and Electronic Systems (ICSES), Kraków, Poland, 5-7 September 2016. Eds.: Witold Machowski and Jacek Stępień. Piscataway : IEEE, 2016, s. 253-258, bibliogr. 21 poz.

architektura wielowątkowa ; programowalny sterownik logiczny ; CPU ; FPGA

multithreaded architecture ; programmable logic controller ; CPU ; FPGA

5/14
Nr opisu: 0000113711
Security modules and CPU in intelligent passenger information system.
[Aut.]: T. Hejczyk, B. Wszołek, Adam Gałuszka, G. Kamiński, D. Surma.
-Arch. Transp. Syst. Telematics 2015 vol. 8 iss. 2, s. 22-26, bibliogr. 13 poz.. Punktacja MNiSW 11.000

CPU ; ruch kolejowy ; internet ; intranet

CPU ; rail traffic ; internet ; intranet

6/14
Nr opisu: 0000103075
Symulacja komputerowa wpływu materiału użytego na radiator służący do odprowadzania ciepła z procesora komputerowego.
[Aut.]: Ł. Wawrzynek, T. Bieg, Tomasz Tański, Maciej* Wiśniowski.
W: Sesja Okolicznościowa Studenckich Kół Naukowych "SO-KÓŁ'15". Red. Mirosław Bonek. Gliwice : Instytut Materiałów Inżynierskich i Biomedycznych Politechniki Śląskiej, 2015, s. 95-108, bibliogr. 5 poz. (Prace Studenckich Kół Naukowych ; Instytut Materiałów Inżynierskich i Biomedycznych. Politechnika Śląska nr 42)

metoda elementów skończonych ; ANSYS ; przewodność cieplna ; CPU

finite element method ; ANSYS ; thermal conductivity ; CPU

7/14
Nr opisu: 0000098191
Szybka metoda szerokopasmowej analizy instalacji odgromowych.
[Aut.]: Andrzej* Karwowski, Artur Noga, Tomasz Topa.
-Prz. Telekom. 2015 R. 89 nr 4, dysk optyczny (CD-ROM) s. 493-495, bibliogr. 8 poz.
CD-ROM zawiera materiały z Krajowej Konferencji Radiokomunikacji, Radiofonii i Telewizji, Łódź, 8-10 kwietnia, 2015. Punktacja MNiSW 9.000

ochrona odgromowa ; analiza szerokopasmowa ; CPU ; GPU

lightning protection ; broadband analysis ; CPU ; GPU

8/14
Nr opisu: 0000090533
CPU heat sink cooled by nanofluids and water, experimental and numerical study.
[Aut.]: Mateusz* Korpyś, M. Al-Rashed, Grzegorz Dzido, Janusz Wójcik.
W: 23rd European Symposium on Computer Aided Process Engineering. Ed. by Andrzej Kraslawski, Ilkka Turunen. Amsterdam : Elsevier, 2013, s. 409-414, bibliogr. 14 poz. (Computer-Aided Chemical Engineering ; 32 1570-7946)

CFD ; nanopłyn ; chłodzenie ; CPU

CFD ; nanofluid ; cooling ; CPU

9/14
Nr opisu: 0000073460
CPU cooling using water and nanofluids, experimental and CFD investigation.
[Aut.]: Mateusz* Korpyś, Grzegorz Dzido, Janusz Wójcik.
W: Numerical Heat Transfer 2012 International Conference. NHT 2012. ECCOMAS Special Interest Conference, Wrocław, Poland, 4-6 September, 2012. Book of abstracts. Ed. by Andrzej J. Nowak, Ryszard A. Białecki. Gliwice : Institute of Thermal Technology. Silesian University of Technology, 2012, s. 115-116, bibliogr. 7 poz.
Pełny tekst na CD-ROM

CFD ; nanopłyny ; chłodzenie ; CPU

CFD ; nanofluids ; cooling ; CPU

10/14
Nr opisu: 0000081756
Experimental and CFD investigation of commercial PC heat sink performance using water and nanofluids.
[Aut.]: Mateusz* Korpyś, Grzegorz Dzido, Janusz Wójcik.
W: 14th European Conference on Mixing, Warszawa, 10-13 September 2012. Proceedings [online]. [B.m.] : [b.w.], 2012, (plik pdf) s. 229-234, bibliogr. 13 poz.
Dostępny w Internecie: http://mixing14.eu/p/mixing14eu_36.pdf [dostęp 23 kwietnia 2013]

CFD ; nanopłyny ; kodowanie ; CPU

CFD ; nanofluids ; coding ; CPU

11/14
Nr opisu: 0000041383
On reducing PLC response time.
[Aut.]: Mirosław Chmiel.
-Bull. Pol. Acad. Sci., Tech. Sci. 2008 vol. 56 no. 3, s. 229-238, bibliogr. 13 poz.

programowalny sterownik logiczny ; CPU ; struktura bitowa ; struktura bajtowa ; program kontroli ; czas skanowania ; czas reakcji ; czas przepustowości ; regulator czasowy ; licznik ; przetwarzanie współbieżne

programmable logic controller ; CPU ; bit structure ; byte structure ; control program ; scan time ; response time ; throughput time ; timer ; counter ; concurrent operation

12/14
Nr opisu: 0000010624
Concurrent operation of the processors in bit-byte CPU of a PLC.
[Aut.]: Mirosław Chmiel, Edward** Hrynkiewicz.
W: Proceedings of IFAC Workshop on Programmable Devices and Systems. PDS 2004, Cracow, November 18th -19th, 2004. [Gliwice] : [Instytut Elektroniki. Wydział Automatyki, Elektroniki i Informatyki Politechniki Śląskiej], [2004], s. 15-20, bibliogr. 7 poz.

PLC ; jednostka centralna ; CPU ; czas skanowania ; czas przepustowości ; tryb współbieżny

PLC ; central processing unit ; CPU ; control program ; scan time ; throughput time ; concurrent mode

13/14
Nr opisu: 0000006302
Accelerated co-simulation of hardware-software system based on configurable hardware accelerator and selective simulation.
[Aut.]: Adam Milik, Edward** Hrynkiewicz.
W: Programmable devices and systems 2003. (PDS 2003). A proceedings volume from the 6th IFAC Workshop, Ostrava, Czech Republik, 11-13 February 2003. Ed. by: V. Srovnal, K. Vlcek. Oxford : Pergamon Press, 2003, s. 31-36, bibliogr. 8 poz.

FPGA ; CPU ; SoC ; system jednoukładowy ; symulacja ; symulacja współbieżna ; symulacja współbieżna sprzętu i oprogramowania ; HDL ; Verilog ; PLI

FPGA ; CPU ; SoC ; System on Chip ; simulation ; co-simulation ; hardware and software co-simulation ; HDL ; Verilog ; PLI

14/14
Nr opisu: 0000098288
Accelerated co-simulation of hardware-software system based on configurable hardware accelerator and selective simulation.
[Aut.]: Adam Milik, Edward** Hrynkiewicz.
W: IFAC Workshop on Programmable Devices and Systems. PDS 2003, Ostrava, Czech Republik, February 11th-13th, 2003. Preprints. Ostrava : VSB - Technicka univerzita Ostrava, 2003, s. 17-22, bibliogr. 8 poz.

FPGA ; CPU ; SoC ; System on Chip ; symulacja ; symulacja współbieżna ; symulacja współbieżna sprzętu i oprogramowania ; HDL ; Verilog ; PLI

FPGA ; CPU ; SoC ; System on Chip ; simulation ; co-simulation ; hardware and software co-simulation ; HDL ; Verilog ; PLI

stosując format: