Wyniki wyszukiwania

Wynik wyszukiwania

1/89
Nr opisu: 0000134056
On SFC low power hardware implementation in FPGAs.
[Aut.]: Adam Milik, Edward** Hrynkiewicz.
-IFAC-PapersOnLine 2019 vol. 52 iss. 27, s. 62-67, bibliogr. 15 poz.
Zawiera materiały z: 16th IFAC Conference on Programmable Devices and Embedded Systems PDES 2019, High Tatras, Slovakia, 29-31 October 2019. Punktacja MNiSW 20.000

schemat SFC ; schemat drabinkowy ; FPGA ; harmonogram operacji ; odwzorowanie technologiczne ; projektowanie ukierunkowane na redukcję pobieranej energii

SFC ; LD ; FPGA ; scheduling ; mapping ; power aware design

2/89
Nr opisu: 0000125318
Hardware mapping strategies of PLC programs in FPGAs.
[Aut.]: Adam Milik, Edward** Hrynkiewicz.
W: 15th IFAC Conference on Programmable Devices and Embedded Systems. PDeS 2018, Ostrava, Czech Republic, 23-25 May 2018. Ed. by Zdenek Slanina. Amsterdam : Elsevier, 2018, s. 131-137, bibliogr. 26 poz. (IFAC-PapersOnLine ; vol. 51, iss. 6 2405-8963). Punktacja MNiSW 15.000

PLC ; LD ; IL ; SFC ; FPGA ; harmonogramowanie ; odwzorowanie technologiczne ; przetwarzanie potokowe ; współdzielenie zasobów

PLC ; LD ; IL ; SFC ; FPGA ; scheduling ; mapping ; pipelining ; resource sharing

3/89
Nr opisu: 0000121224
Multiple-Core PLC CPU implementation and programming.
[Aut.]: Adam Milik.
-J. Circuits, Syst. Comput. 2018 vol. 27 no. 10, art. 1850162 s. 1-7. Impact Factor 0.939. Punktacja MNiSW 15.000

PLC ; LD ; IL ; SFC ; FPGA ; kompilator ; optymalizacja programu sterującego ; programowanie ; wykres przepływu danych ; obliczenia równoległe ; procesor wielordzeniowy

PLC ; LD ; IL ; SFC ; FPGA ; compiler ; control program optimization ; programming ; data flow graph ; parallel computation ; multiple-core CPU

4/89
Nr opisu: 0000127095
Synteza programów sterowania implementowanych w układach FPGA.
[Aut.]: Adam Milik.
Gliwice : Wydaw. Politechniki Śląskiej, 2018, 236 s., bibliogr. 201 poz.
(Monografia ; [Politechnika Śląska] nr 744). Punktacja MNiSW 80.000

FPGA ; optymalizacja sterowania ; EDFG ; odwzorowanie technologiczne ; sterownik przemysłowy

FPGA ; control optimization ; EDFG ; technological mapping ; industrial controller

5/89
Nr opisu: 0000125325
Technology mapping of multi-output function into LUT-based FPGA.
[Aut.]: Marcin Kubica, Adam Milik, Dariusz Kania.
W: 15th IFAC Conference on Programmable Devices and Embedded Systems. PDeS 2018, Ostrava, Czech Republic, 23-25 May 2018. Ed. by Zdenek Slanina. Amsterdam : Elsevier, 2018, s. 107-112, bibliogr. 24 poz. (IFAC-PapersOnLine ; vol. 51, iss. 6 2405-8963). Punktacja MNiSW 15.000

FPGA ; SMTBDD ; układ kombinacyjny ; dekompozycja ; synteza logiczna

FPGA ; SMTBDD ; combinational circuit ; decomposition ; logic synthesis

6/89
Nr opisu: 0000112218
Nonlinearity measurement of a voltage ramp using a digital technique.
[Aut.]: Adam Milik, Edward** Hrynkiewicz.
-J. Circuits, Syst. Comput. 2017 vol. 26 no. 5, art. 1750081 s. 1-15, bibliogr. 19 poz.. Impact Factor 0.595. Punktacja MNiSW 15.000

rampa napięciowa ; pomiar nieliniowości ; błąd nieliniowości

voltage ramp ; nonlinearity measurement ; nonlinearity error

7/89
Nr opisu: 0000116528
Distributed PLC based on multicore CPUs - architecture and programming.
[Aut.]: Adam Milik, Edward** Hrynkiewicz.
W: 14th IFAC Conference on Programmable Devices and Embedded Systems. PDES 2016 Brno, Czech Republic, 5-7 October 2016. Ed. by Zdenek Bradac. Amsterdam : Elsevier, 2016, s. 1-7, bibliogr. 23 poz. (IFAC-PapersOnLine ; vol. 49, iss. 25 2405-8963)

PLC ; FD ; SFC ; kompilator ; system dystrybucji ; system sterowania ; MIMD ; FPGA

PLC ; LD ; SFC ; compiler ; distributed system ; control network ; MIMD ; FPGA

8/89
Nr opisu: 0000111705
Multiple core PLC CPU with tight thread synchronization.
[Aut.]: Adam Milik, Mirosław Chmiel, Edward** Hrynkiewicz.
W: 2016 International Conference on Signals and Electronic Systems (ICSES), Kraków, Poland, 5-7 September 2016. Eds.: Witold Machowski and Jacek Stępień. Piscataway : IEEE, 2016, s. 253-258, bibliogr. 21 poz.

architektura wielowątkowa ; programowalny sterownik logiczny ; CPU ; FPGA

multithreaded architecture ; programmable logic controller ; CPU ; FPGA

9/89
Nr opisu: 0000105292
On hardware synthesis and implementation of PLC programs in FPGAs.
[Aut.]: Adam Milik.
-Microprocess. Microsyst. 2016 vol. 44, s. 2-16, bibliogr. 37 poz.. Impact Factor 1.025. Punktacja MNiSW 20.000

PLC ; FPGA ; DSP48 ; LD ; IL ; SFC ; DFG ; synteza wysokiego poziomu ; synteza logiczna ; układ rekonfigurowalny

PLC ; FPGA ; DSP48 ; LD ; IL ; SFC ; DFG ; high level synthesis ; logic synthesis ; reconfigurable hardware

10/89
Nr opisu: 0000105918
On the systematic method of conditional control program execution by a PLC.
[Aut.]: Adam Milik, Mirosław Chmiel, Edward** Hrynkiewicz.
-Bull. Pol. Acad. Sci., Tech. Sci. 2016 vol. 64 no. 1, s. 161-170, bibliogr. 21 poz.. Impact Factor 1.156. Punktacja MNiSW 25.000

program sterowania ; PLC ; LD ; IL ; FPGA ; kompilator ; optymalizacja programu sterowania ; programowanie sterowników PLC ; graf przepływowy

control program ; PLC ; LD ; IL ; FPGA ; compiler ; control program optimization ; PLC programming ; flow graph

11/89
Nr opisu: 0000100887
High level model of time predictable multitask control unit.
[Aut.]: Ł. Golly, Adam Milik, Andrzej Pułka.
W: [13th] IFAC Conference on Programmable Devices and Embedded Systems. PDeS 2015, Cracow, May 13th - 14th, 2015. Preprints. [B.m.] : [b.w.], 2015, s. 357-362, bibliogr. 18 poz.
Toż na CD-ROM

system czasu rzeczywistego ; system wbudowany ; system wieloprocesorowy ; przetwarzanie potokowe ; równoległość ; wielowątkowość ; wielozadaniowość ; urządzenia przewidywalne czasowo

real-time system ; embedded system ; multiprocessing system ; pipelining processing ; parallelism ; concurrency ; multithreading ; multitasking ; time predictable machine

12/89
Nr opisu: 0000101939
High level model of time predictable multitask control unit.
[Aut.]: Ł. Golly, Adam Milik, Andrzej Pułka.
-IFAC-PapersOnLine 2015 vol. 48 iss. 4, s. 348-353, bibliogr.
Referat wygłoszony na: 13th IFAC and IEEE Conference on Programmable Devices and Embedded Systems PDES 2015. Ed. by Adam Milik. Punktacja MNiSW 5.000

system czasu rzeczywistego ; system wbudowany ; system wieloprocesorowy ; przetwarzanie potokowe ; równoległość ; współbieżność ; wielowątkowość ; wielozadaniowość ; urządzenia przewidywalne czasowo

real-time system ; embedded system ; multiprocessing system ; pipelining processing ; parallelism ; concurrency ; multithreading ; multitasking ; time predictable machine

13/89
Nr opisu: 0000100890
On PLCs control program hardware implementation selected problems of mapping and scheduling.
[Aut.]: Adam Milik.
W: [13th] IFAC Conference on Programmable Devices and Embedded Systems. PDeS 2015, Cracow, May 13th - 14th, 2015. Preprints. [B.m.] : [b.w.], 2015, s. 363-370, bibliogr. 27 poz.
Toż na CD-ROM

PLC ; FPGA ; DSP48 ; LD ; SFC ; DFG ; synteza wysokiego poziomu ; synteza logiczna ; układ rekonfigurowalny

PLC ; FPGA ; DSP48 ; LD ; SFC ; DFG ; high level synthesis ; logic synthesis ; reconfigurable hardware

14/89
Nr opisu: 0000101941
On PLCs control program hardware implementation selected problems of mapping and scheduling.
[Aut.]: Adam Milik.
-IFAC-PapersOnLine 2015 vol. 28 iss. 4, s. 354-361, bibliogr.
Referat wygłoszony na: 13th IFAC and IEEE Conference on Programmable Devices and Embedded Systems PDES 2015. Ed. by Adam Milik. Punktacja MNiSW 5.000

PLC ; FPGA ; DSP48 ; LD ; SFC ; DFG ; synteza wysokiego poziomu ; synteza logiczna ; układ rekonfigurowalny ; IL

PLC ; FPGA ; DSP48 ; LD ; SFC ; DFG ; high level synthesis ; logic synthesis ; reconfigurable hardware ; IL

15/89
Nr opisu: 0000101942
IFAC-PapersOnLine. Vol. 48, iss. 4: 13th IFAC and IEEE Conference on Programmable Devices and Embedded Systems PDES 2015. Ed. by Adam Milik.
[B.m.] : Elsevier, 2015

16/89
Nr opisu: 0000096128
Introducing fuzzy default logic into WalkSAT algorithm.
[Aut.]: Andrzej Pułka, Adam Milik.
W: 2014 International Conference on Signals and Electronic Systems (ICSES), Poznań, Poland, 11-13 September 2014. Faculty of Electronics and Telecommunications. Poznan University of Technology. Poland. Piscataway : IEEE, 2014, s. 1-4, bibliogr. 13 poz.

spełnialność formuł logicznych ; CNF ; weryfikacja formalna ; wyszukiwarka heurystyczna ; badanie spełnialności logicznej

Boolean satisfiability ; CNF ; formal verification ; heuristic search ; SAT solving

17/89
Nr opisu: 0000095873
Koncepcja przyrostowa algorytmu Smith-Watermana - realizacja sprzętowa.
[Aut.]: Andrzej Pułka, Adam Milik.
-Pr. Komis. Nauk. PAN Katow. 2014 nr 36/38, s. 81-83

18/89
Nr opisu: 0000096127
On FPGA dedicated SFC synthesis and implementation according to IEC61131.
[Aut.]: Adam Milik, Andrzej Pułka.
W: 2014 International Conference on Signals and Electronic Systems (ICSES), Poznań, Poland, 11-13 September 2014. Faculty of Electronics and Telecommunications. Poznan University of Technology. Poland. Piscataway : IEEE, 2014, s. 1-4, bibliogr. 18 poz.

FPGA ; synteza wysokiego poziomu ; IL ; LD ; sterownik programowalny ; system rekonfiguracji ; SFC

FPGA ; high level synthesis ; IL ; LD ; programmable logic controller ; reconfigurable system ; SFC

19/89
Nr opisu: 0000096130
On ladder diagrams compilation and synthesis to FPGA implemented reconfigurable logic controller.
[Aut.]: Adam Milik.
-Adv. Electr. Electron. Eng. 2014 vol. 12 nr 5, s. 443-451, bibliogr. 19 poz.. Punktacja MNiSW 5.000

DFG ; FPGA ; synteza wysokiego poziomu ; IEC61131-3 ; LD ; synteza logiczna ; PLC ; układ rekonfigurowalny

DFG ; FPGA ; high level synthesis ; IEC61131-3 ; LD ; logic synthesis ; PLC ; reconfigurable hardware

20/89
Nr opisu: 0000096125
On translation of LD, IL and SFC given according to IEC-61131 for hardware synthesis of reconfigurable logic controller.
[Aut.]: Adam Milik, Edward** Hrynkiewicz.
W: Proceedings of the 19th IFAC World Congress, Cape Town, South Africa, August 24-29, 2014 [online]. Ed. Edward Boje, Xiaohua Xia. Oxford : Elsevier, 2014, (plik pdf) s. 4477-4483, bibliogr. 23 poz. (IFAC Proceedings Volumes ; vol. 47, iss. 3 1474-6670)
Dostępny w Internecie: http://www.sciencedirect.com/science/article/pii/S1474667016423049 [dostęp 12 października 2016]

koprojektowanie sprzętowo-programowe ; sterownik inteligentny

hardware/software co-design ; intelligent controller

21/89
Nr opisu: 0000095523
Synteza i implementacja układu sterowania w strukturze FPGA opisanego językiem SFC zgodnego z IEC61131.
[Aut.]: Adam Milik, Andrzej Pułka.
-Elektronika 2014 R. 55 nr 12, s. 17-20, bibliogr. 10 poz.. Punktacja MNiSW 8.000

układ sterowania ; FPGA ; SFC ; IEC 61131

control system ; FPGA ; SFC ; IEC 61131

22/89
Nr opisu: 0000087667
Metoda reprezentacji pośredniej programu PLC opisanego za pomocą języków LD i SFC na potrzeby syntezy sprzętowej.
[Aut.]: Adam Milik.
-Pomiary Autom. Kontr. 2013 vol. 59 nr 8, s. 799-802, bibliogr. 13 poz.. Punktacja MNiSW 11.000

sterownik programowalny ; LD ; SFC ; synteza logiczna wysokiego poziomu ; DFG ; graf przepływu danych ; FPGA ; układ rekonfigurowalny ; schemat drabinkowy

programmable controller ; LD ; SFC ; high level logic synthesis ; DFG ; data flow graph ; FPGA ; reconfigurable hardware ; ladder diagram

23/89
Nr opisu: 0000090191
On hardware synthesis of reconfigurable logic controllers from ladder diagrams according to IEC61131-3.
[Aut.]: Adam Milik.
W: 12th IFAC Workshop on Programmable Devices and Embedded Systems. PDeS 2013, Velke Karlovice, Czech Republic, 25-27 September 2013 [online]. Ed. Z. Slanina. Oxford : Elsevier, 2013, (plik pdf) s. 256-261, bibliogr. 19 poz. (IFAC Proceedings Volumes ; vol. 12, pt. 1 1474-6670)

programowalny sterownik przemysłowy ; komputer przemysłowy PC ; sterownik przemysłowy PLC ; programowalne układy logiczne ; wysokiej klasy elementy konstrukcji ; system wbudowany ; mikroprocesor ; mikrokontroler

industrial programmable controller ; industrial PCs ; industrial PLCs ; field programmable logic ; high end design means ; embedded system ; microprocessor ; microcontroller

24/89
Nr opisu: 0000082081
Dynamic rescheduling of tasks in time predictable embedded systems.
[Aut.]: Andrzej Pułka, Adam Milik.
W: Proceedings of 11th IFAC/IEEE International Conference on Programmable Devices and Embedded Systems. PDeS'2012, Brno, May 23th-25th, 2012. [Brno] : [Brno University of Technology. Faculty of Electrical Engineering and Communication], 2012, s. 280-285, bibliogr. 13 poz.

system czasu rzeczywistego ; system wbudowany ; system wieloprocesorowy ; równoległość ; współbieżność ; wielotorowość ; wielozadaniowość

real time system ; embedded system ; multiprocessing system ; parallelism ; concurrency ; multithreading ; multitasking

25/89
Nr opisu: 0000081553
Hardware implementation of fuzzy default logic.
[Aut.]: Andrzej Pułka, Adam Milik.
W: Human-computer systems interaction. Backgrounds and applications 2. Pt. 2. Eds: Z. S. Hippe, J. L. Kulikowski, T. Mroczek. Berlin : Springer, 2012, s. 325-343, bibliogr. 11 poz. (Advances in Intelligent and Soft Computing ; vol. 99 1867-5662)

26/89
Nr opisu: 0000071089
Measurement aspects of genome pattern investigations. Hardware implementation.
[Aut.]: Andrzej Pułka, Adam Milik.
-Metrol. Meas. Syst. 2012 vol. 19 nr 1, s. 49-62, bibliogr. 22 poz.. Impact Factor 0.982. Punktacja MNiSW 20.000

rozpoznawanie wzorców ; programowanie dynamiczne ; przetwarzanie potokowe ; DNA ; macierz systoliczna

pattern recognition ; dynamic programming ; pipeline processing ; DNA ; systolic array

27/89
Nr opisu: 0000083729
On mapping of DSP48 units for arithmetic operation in reconfigurable logic controllers.
[Aut.]: Adam Milik.
W: 11th IFAC/IEEE International Conference on Programmable Devices and Embedded Systems (2012, jointly with the IEEE), Brno, May 23th-25th, 2012 [online]. Eds: Z. Bradac, F. Bradac, F. Zezulka. Amsterdam : Elsevier, 2012, s. 249-254, bibliogr. 18 poz. (IFAC-PapersOnLine ; vol. 11, pt 1 1474-6670)
Dostępny w Internecie: http://www.ifac-papersonline.net/Detailed/57297.html [dostęp 10 czerwca 2013]

28/89
Nr opisu: 0000073910
Synteza diagramu LD z operacjami arytmetycznymi przeznaczona dla układów FPGA.
[Aut.]: Adam Milik.
-Pomiary Autom. Kontr. 2012 vol. 58 nr 7, s. 617-619, bibliogr. 9 poz.. Punktacja MNiSW 7.000

sterownik programowalny ; schemat drabinkowy ; LD ; FPGA ; synteza logiczna wysokiego poziomu ; arytmetyka ; układ rekonfigurowalny

PLC ; ladder diagram ; LD ; FPGA ; high level logic synthesis ; arithmetic ; reconfigurable hardware

29/89
Nr opisu: 0000071068
Synthesis and implementation of reconfigurable PLC on FPGA platform.
[Aut.]: Adam Milik, Edward** Hrynkiewicz.
-Int. J. Electron. Telecommun. 2012 vol. 58 no. 1, s. 85-94, bibliogr. 30 poz.. Impact Factor 0.850. Punktacja MNiSW 8.000

PLC ; FPGA ; synteza logiczna wysokiego poziomu ; układ rekonfigurowalny ; układ arytmetyczny

PLC ; Field Programmable Gate Array ; high level logic synthesis ; reconfigurable hardware ; arithmetic circuit

30/89
Nr opisu: 0000071659
An efficient hardware implementation of Smith-Waterman algorithm based on the incremental approach.
[Aut.]: Andrzej Pułka, Adam Milik.
-Int. J. Electron. Telecommun. 2011 vol. 57 no. 4, s. 489-496, bibliogr. 23 poz.. Punktacja MNiSW 8.000

mikromacierz DNA ; dopasowanie wzorca ; przetwarzanie potokowe ; synteza układów FPGA ; równoległość ; współbieżność ; system rekonfigurowalny ; programowanie dynamiczne ; macierz systoliczna

DNA-tile ; pattern matching ; pipelining ; FPGA synthesis ; parallelism ; concurrency ; reconfigurable system ; dynamic programming ; systolic array

31/89
Nr opisu: 0000076369
Automatic implementation of arithmetic operation in reconfigurable logic controllers.
[Aut.]: Adam Milik, Andrzej Pułka.
W: 20th European Conference on Circuit Theory and Design. ECCTD 2011, Linkoping, Sweden, August 29-31, 2011. Piscataway : Institute of Electrical and Electronics Engineers, 2011, s. 721-724, bibliogr. 12 poz.

PLC ; FPGA ; synteza logiczna ; układ arytmetyczny ; układ rekonfigurowalny ; synteza wysokiego poziomu

PLC ; Field Programmable Gate Array ; logic synthesis ; arithmetic circuit ; reconfigurable hardware ; high level synthesis

32/89
Nr opisu: 0000072422
Central processing units for PLC implementation in Virtex-4 FPGA.
[Aut.]: Mirosław Chmiel, Jan* Mocha, Edward** Hrynkiewicz, Adam Milik.
W: 18th IFAC World Congress 2011, Milan, Italy, 28 August - 2 September 2011. Vol. 9. Red Hook : Curran, 2011, s. 6902-6907, bibliogr.

programowalny sterownik logiczny ; PLC ; jednostka centralna ; długość cyklu produkcyjnego ; programowanie współbieżne ; układ FPGA ; FPGA

programmable logic controller ; PLC ; central processing unit ; throughput time ; concurrent programming ; Field Programmable Gate Array ; FPGA

33/89
Nr opisu: 0000081579
Considerations on incremental approach to hardware implementation of Smith-Waterman algorithm.
[Aut.]: Andrzej Pułka, Adam Milik.
W: Mixed design of integrated circuits and systems. MIXDES 2011. Proceedings of the 18th international conference, Gliwice, Poland, 16-18 June 2011. [Dokument elektroniczy]. [Ed. by A. Napieralski]. Wrocław : Department of Microelectronics and Computer Science. Technical University of Łódź, 2011, dysk optyczny (CD-ROM) s. 283-288, bibliogr. 8 poz.

mikromacierz DNA ; programowanie dynamiczne ; synteza układów FPGA ; równoległość ; współbieżność ; montaż rurociągów ; rekonfiguracja systemu

DNA-tile ; dynamic programming ; FPGA synthesis ; parallelism ; concurrency ; pipelining ; reconfigurable system

34/89
Nr opisu: 0000063705
Efektywna implementacja algorytmu wyszukiwania wzorców genetycznych.
[Aut.]: Adam Milik, Andrzej Pułka.
-Pomiary Autom. Kontr. 2011 vol. 57 nr 1, s. 15-18, bibliogr. 8 poz.. Punktacja MNiSW 7.000

programowanie dynamiczne ; metody numeryczne ; identyfikacja wzorców ; rozpoznawanie wzorców ; przetwarzanie równoległe ; przetwarzanie potokowe ; wzorzec genetyczny

dynamic programming ; numerical methods ; pattern identification ; pattern recognition ; parallel processing ; pipeline processing ; genome pattern

35/89
Nr opisu: 0000068348
Implementacja wyrażeń arytmetycznych w rekonfigurowalnych sterownikach logicznych.
[Aut.]: Adam Milik, Andrzej Pułka.
-Pomiary Autom. Kontr. 2011 vol. 57 nr 8, s. 842-844, bibliogr. 10 poz.. Punktacja MNiSW 7.000

FPGA ; arytmetyka ; układ rekonfigurowalny ; PLC ; sterownik programowalny ; synteza logiczna wysokiego poziomu

Field Programmable Gate Array ; arithmetic ; reconfigurable hardware ; PLC ; programmable logic controller ; high level logic synthesis

36/89
Nr opisu: 0000081595
SystemC hardware-software design and simulation platform based on AMBA bus.
[Aut.]: Andrzej Pułka, Ł. Golly, Adam Milik.
W: Mixed design of integrated circuits and systems. MIXDES 2011. Proceedings of the 18th international conference, Gliwice, Poland, 16-18 June 2011. [Dokument elektroniczy]. [Ed. by A. Napieralski]. Wrocław : Department of Microelectronics and Computer Science. Technical University of Łódź, 2011, dysk optyczny (CD-ROM) s. 644-649, bibliogr. 12 poz.

badanie przestrzeni projektowej ; elektroniczny system wbudowany ; koprojektowanie sprzętowo-programowe ; symulacja ; modelowanie ; projektowanie na poziomie systemowym

design space exploration ; electronic embedded system ; hardware-software codesign ; simulation ; modelling ; system-level design

37/89
Nr opisu: 0000059497
Analiza efektywności i kosztów sprzętowej realizacji filtrów cyfrowych o zadanej liniowej charakterystyce fazowej.
[Aut.]: Adam Milik, Andrzej Pułka, Jacek Konopacki.
-Elektronika 2010 R. 51 nr 9, s. 40-44, bibliogr. 9 poz.

filtr cyfrowy ; projektowanie układów cyfrowych ; układ FPGA

digital filter ; digital circuit design ; FPGA system

38/89
Nr opisu: 0000082641
Analiza efektywności i kosztów sprzętowej realizacji filtrów cyfrowych o zadanej liniowej charakterystyce fazowej.
[Aut.]: Adam Milik, Andrzej Pułka, Jacek Konopacki.
W: Dziewiąta Krajowa Konferencja Elektroniki, [Darłówko Wschodnie, 30.05-02.06.2010]. Materiały konferencji. [Gdańsk] : [Polskie Towarzystwo Elektrotechniki Teoretycznej i Stosowanej. Oddział Gdańsk], 2010, s. 62
Pełny tekst na CD-ROM

projektowanie filtrów cyfrowych ; projektowanie układów cyfrowych ; układ FPGA ; modelowanie ; symulacja ; współbieżność

digital filters design ; digital circuit design ; FPGA system ; modelling ; simulation ; concurrency

39/89
Nr opisu: 0000063514
Dynamic reconfiguration of threads in real-time system working on precision time regime.
[Aut.]: Andrzej Pułka, Adam Milik.
W: International Conference on Signals and Electronic Systems. ICSES'10, Gliwice, Poland, September 7-10, 2010. Conference proceedings. Ed. Andrzej Pułka, Tomasz Golonek. Gliwice : [Politechnika Śląska. Wydział Automatyki, Elektroniki i Informatyki], 2010, s. 339-342, bibliogr. 10 poz.

40/89
Nr opisu: 0000062776
Dynamiczna rekonfiguracja wątków w systemach czasu rzeczywistego pracującego w warunkach pełnej powtarzalności czasowej.
[Aut.]: Andrzej Pułka, Adam Milik.
-Elektronika 2010 R. 51 nr 12, s. 40-43, bibliogr. 10 poz.

system czasu rzeczywistego ; powtarzalność losowa ; system wielozadaniowy

real time system ; timing repeatability ; multitasking system

41/89
Nr opisu: 0000063218
Hardware model of commonsense reasoning based on fuzzy default logic.
[Aut.]: Andrzej Pułka, Adam Milik.
W: 3rd International Conference on Human System Interaction. HSI 2010, Rzeszów, Poland, May 13-15, 2010. Conference proceedings. Piscataway : Institute of Electrical and Electronics Engineers, 2010, s. 34-41, bibliogr. 10 poz.

wnioskowanie potoczne ; programowalny układ logiczny ; logika niemonotoniczna

common-sense reasoning ; programmable logic device ; non-monotonic logic

42/89
Nr opisu: 0000063374
Hardware oriented optimization of Smith-Waterman algorithm.
[Aut.]: Adam Milik, Andrzej Pułka.
W: International Conference on Signals and Electronic Systems. ICSES'10, Gliwice, Poland, September 7-10, 2010. Conference proceedings. Ed. Andrzej Pułka, Tomasz Golonek. Gliwice : [Politechnika Śląska. Wydział Automatyki, Elektroniki i Informatyki], 2010, s. 319-322, bibliogr. 9 poz.

43/89
Nr opisu: 0000063719
Logic synthesis based on decomposition for CPLDs.
[Aut.]: Dariusz Kania, Adam Milik.
-Microprocess. Microsyst. 2010 vol. 34 iss. 1, s. 25-38, bibliogr. 34 poz.. Impact Factor 0.545

synteza logiczna ; dekompozycja ; PLD ; programowalna matryca logiczna ; CPLD

logic synthesis ; decomposition ; PLD ; Programmable Array Logic ; CPLD

44/89
Nr opisu: 0000068982
On efficient implementation of search algorithm for genome patterns.
[Aut.]: Adam Milik, Andrzej Pułka.
W: Proceedings of IFAC Workshop on Programmable Devices and Embedded Systems. PDeS 2010, Pszczyna, Poland, 6-8 October 2010. Gliwice : Institute of Electronics, 2010, s. 37-42

45/89
Nr opisu: 0000050839
Dynamicznie rekonfigurowalny sterownik logiczny - łatwo programowalna architektura.
[Aut.]: Adam Milik.
-Pomiary Autom. Kontr. 2009 vol. 55 nr 8, s. 587-590, bibliogr. 7 poz.

sterownik programowalny ; PLC ; dynamiczna rekonfiguracja ; FPGA ; synteza logiczna

programmable logic controller ; PLC ; dynamic reconfiguration ; FPGA ; logic synthesis

46/89
Nr opisu: 0000051798
Fast operating PLC based on event-driven control program tasks execution.
[Aut.]: Mirosław Chmiel, Edward** Hrynkiewicz, Adam Milik.
-Kwart. Elektron. Telekom. 2009 t. 55 z. 2, s. 269-286, bibliogr. 12 poz.

programowalny sterownik logiczny ; jednostka centralna ; program kontroli ; pamięć obrazu procesu ; czas skanowania ; czas przepustowości

programmable logic controller ; central processing unit ; control program ; process image memory ; scan time ; throughput time

47/89
Nr opisu: 0000051799
Logic synthesis dedicated for CPLD circuits.
[Aut.]: Dariusz Kania, Adam Milik, Józef Kulisz, Adam Opara, Robert Czerwiński.
-Kwart. Elektron. Telekom. 2009 t. 55 z. 2, s. 287-315, bibliogr. 67 poz.

synteza logiczna ; CPLD ; dekompozycja ; odwzorowanie technologiczne

logic synthesis ; CPLD ; decomposition ; technology mapping

48/89
Nr opisu: 0000059033
Multithread RISC architecture based on programmable interleaved pipelining.
[Aut.]: Andrzej Pułka, Adam Milik.
W: 16th IEEE International Conference on Electronics, Circuits and Systems. ICECS 2009, Yasmine Hammamet, Tunisia, 13-16 December 2009. Piscataway : Institute of Electrical and Electronics Engineers, 2009, s. 647-650, bibliogr. 11 poz.

mechanizm wielowątkowości ; architektura równoległa

multithread processing ; parallel architecture

49/89
Nr opisu: 0000059069
Programmable Logic Controller based on reconfigurable logic.
[Aut.]: Edward** Hrynkiewicz, Adam Milik, Dariusz Polok.
W: 15th International Symposium for Design and Technology of Electronics Packages. SIITME 2009, Gyula, Hungary, 17-20 September 2009. Eds: Z. Illyefalvi-Vitez, O. Krammer, R. Batorfi. Piscataway : Institute of Electrical and Electronics Engineers, 2009, s. 227-231, bibliogr. 10 poz.

50/89
Nr opisu: 0000058966
The idea of time predictable architecture based on programmable interleaved pipelining.
[Aut.]: Andrzej Pułka, Adam Milik.
W: Proceedings of the 2009 Conference on Design & Architectures for Signal and Image Processing. DASIP'09, Sophia Antipolis, France, September 22-24, 2009. Eds: M. Mattavelli [et al.]. [B.m.] : [b.w.], 2009, s. 172-179, bibliogr. 15 poz.

51/89
Nr opisu: 0000059051
The reconfigurable hardware accelerator for searching genome patterns.
[Aut.]: Adam Milik, Andrzej Pułka.
W: Preprints of IFAC Workshop on Programmable Devices and Embedded Systems. PDES 2009, Roznov pod Radhostem, February 10th - 12th, 2009. Ostrava : [b.w.], 2009, s. 33-38, bibliogr. 8 poz.

52/89
Nr opisu: 0000050843
Wielordzeniowa jednostka centralna sterownika logicznego z czasowo-deterministycznym oprogramowaniem.
[Aut.]: Adam Milik, Andrzej Pułka.
-Pomiary Autom. Kontr. 2009 vol. 55 nr 8, s. 681-683, bibliogr. 6 poz.

sterownik programowalny ; PLC ; maszyna deterministyczna czasowo ; FPGA ; system wieloprocesorowy

programmable logic controller ; PLC ; precision timed CPU ; FPGA ; multiprocessor system

53/89
Nr opisu: 0000049103
A new hardware algorithm for searching genome patterns.
[Aut.]: Andrzej Pułka, Adam Milik.
W: International Conference on Signals and Electronic Systems. ICSES'08, Kraków, Poland, September 14-17, 2008. Proceedings. [Kraków] : [Department of Electronics. AGH University of Science and Technology], 2008, s. 181-184, bibliogr. 8 poz.

programowanie dynamiczne ; biologia obliczeniowa ; wzorzec ; FPGA ; przetwarzanie równoległe

dynamic programming ; computational biology ; pattern ; FPGA ; parallel processing

54/89
Nr opisu: 0000047965
Complex mathematical models simulation on mixed HDL-simulink platform.
[Aut.]: Adam Milik, Andrzej Pułka.
W: Conference on Human Systems Interactions. HSI 2008, Kraków, Poland, May 25-27, 2008. Piscataway : Institute of Electrical and Electronics Engineers, 2008, s. 380-385, bibliogr. 14 poz.

system wbudowany ; współprojektowanie oprogramowania i sprzętu ; poziom systemu ; modelowanie ; symulacja

embedded system ; Hw/Sw co-design ; system level ; modelling ; simulation

55/89
Nr opisu: 0000042016
Dekompozycyjne metody syntezy przeznaczone do układów CPLD.
[Aut.]: Dariusz Kania, Adam Milik, Adam Opara.
-Elektronika 2008 R. 49 nr 10, s. 93-100, bibliogr. 19 poz.

synteza logiczna ; CPLD ; dekompozycja

logic synthesis ; CPLD ; decomposition

56/89
Nr opisu: 0000051418
Dynamicznie rekonfigurowalna współbieżna realizacja sterowania binarnego.
[Aut.]: Edward** Hrynkiewicz, Adam Milik, Jan* Mocha.
W: Siódma Krajowa Konferencja Elektroniki, [Darłówko Wschodnie, 02-04 czerwca 2008]. Materiały konferencji. T. 2. [Gdańsk] : [Polskie Towarzystwo Elektrotechniki Teoretycznej i Stosowanej. Oddział Gdańsk], 2008, s. 435-440, bibliogr. 8 poz.

57/89
Nr opisu: 0000043111
Dynamicznie rekonfigurowalna współbieżna realizacja sterowania binarnego.
[Aut.]: Edward** Hrynkiewicz, Adam Milik, Jan* Mocha.
-Elektronika 2008 R. 49 nr 11, s. 187-190, bibliogr. 8 poz.

sterownik programowalny ; PLC ; FPGA ; mikrosterownik ; dynamiczna rekonfiguracja

programmable logic controller ; PLC ; FPGA ; microcontroller ; dynamic reconfiguration

58/89
Nr opisu: 0000039949
Modelowanie i weryfikacja złożonych układów cyfrowych z wykorzystaniem środowiska MATLAB i Simulink.
[Aut.]: Adam Milik.
-Pomiary Autom. Kontr. 2008 vol. 54 nr 8, s. 569-571, bibliogr. 8 poz.

układ cyfrowy ; symulacja ; modelowanie ; Matlab ; Simulink

digital circuit ; simulation ; modelling ; Matlab ; Simulink

59/89
Nr opisu: 0000039944
Samorekonfigurowalny system cyfrowy.
[Aut.]: Adam Milik, Jan* Mocha.
-Pomiary Autom. Kontr. 2008 vol. 54 nr 8, s. 483-485, bibliogr. 5 poz.

PLD ; FPGA ; rekonfiguracja dynamiczna ; synteza logiczna ; dekompozycja

PLD ; FPGA ; dynamic reconfiguration ; logic synthesis ; decomposition

60/89
Nr opisu: 0000049110
VEST - an intelligent tool for timing SoCs verification using UML timing diagrams.
[Aut.]: Andrzej Pułka, Adam Milik.
W: Forum on Specification, Verification and Design Languages. FDL'08, Stuttgart, Germany, September 23-25, 2008. Picataway : Institute of Electrical and Electronics Engineers, 2008, s. 118-123, bibliogr. 21 poz.

61/89
Nr opisu: 0000083922
Common HDL-Matlab simulation environment.
[Aut.]: Adam Milik, Andrzej Pułka.
W: Forum on Specification and Design Languages. FDL'07, Barcelona, Spain, September 18-20, 2007. [B.m.] : [b.w.], 2007, s. 68-73, bibliogr. 20 poz.

62/89
Nr opisu: 0000029355
Sprzętowo wspomagana, selektywna realizacja programu w sterowniku logicznym.
[Aut.]: Adam Milik.
-Pomiary Autom. Kontr. 2007 nr 7, s. 69-71, bibliogr. 7 poz.

FPGA ; sterownik logiczny ; pamięć obrazu procesu ; LPC

FPGA ; logic controller ; process image memory ; LPC

63/89
Nr opisu: 0000029359
Zastosowanie diagramów BDD w syntezie logicznej dla układów typu PAL.
[Aut.]: Adam Milik, Dariusz Kania.
-Pomiary Autom. Kontr. 2007 nr 7, s. 118-120, bibliogr. 8 poz.

BDD ; pal ; PLD ; synteza logiczna ; dekompozycja

BDD ; PAL ; PLD ; logic synthesis ; decomposition

64/89
Nr opisu: 0000111905
Block party.
[Aut.]: Adam Milik, A. Zytka.
-Electron. Syst. Softw. 2006 vol. 4 iss. 4, s. 34-37

65/89
Nr opisu: 0000032825
Compact PLC with event-driven program tasks execution.
[Aut.]: Mirosław Chmiel, Edward** Hrynkiewicz, Adam Milik.
W: Discrete-event system design. DESDes'06. A proceedings volume from the 3rd IFAC Workshop on Discrete-Event System Design, Rydzyna, Poland, 26-28 September 2006. Ed. by M. Adamski [et al.]. Zielona Góra : University of Zielona Góra, 2006, s. 99-104

66/89
Nr opisu: 0000017948
HDL simulation mathematical modelling integration.
[Aut.]: Adam Milik, A. Zytka.
W: Proceedings of IFAC Workshop on Programmable Devices and Embedded Systems. PDeS 2006, Brno, February 14th - 16th, 2006. [Brno] : [Brno University of Technology], [2006], s. 144-149, bibliogr. 10 poz.

67/89
Nr opisu: 0000017947
High level synthesis - reconfigurable hardware are implementation of programmable logic controller.
[Aut.]: Adam Milik.
W: Proceedings of IFAC Workshop on Programmable Devices and Embedded Systems. PDeS 2006, Brno, February 14th - 16th, 2006. [Brno] : [Brno University of Technology], [2006], s. 138-143, bibliogr. 13 poz.

68/89
Nr opisu: 0000019955
A novel method of two-stage decomposition dedicated for PAL-based CPLDs.
[Aut.]: Dariusz Kania, Józef Kulisz, Adam Milik.
W: 8th Euromicro Conference on Digital System Design, Porto, Portugal, August 30-September 3, 2005. Proceedings. [Ed.: C. Wolinski]. Los Alamitos : IEEE Computer Society, 2005, s. 114-121, bibliogr. 12 poz.

69/89
Nr opisu: 0000019956
Decomposition of multi-output functions for CPLDs.
[Aut.]: Dariusz Kania, Adam Milik, Józef Kulisz.
W: 8th Euromicro Conference on Digital System Design, Porto, Portugal, August 30-September 3, 2005. Proceedings. [Ed.: C. Wolinski]. Los Alamitos : IEEE Computer Society, 2005, s. 442-449, bibliogr. 23 poz.

70/89
Nr opisu: 0000015815
Kodowanie wzorców kolumn zorientowane na realizację w strukturach typu PAL.
[Aut.]: Dariusz Kania, Adam Milik.
W: Czwarta Krajowa Konferencja Elektroniki, [Darłowo, 12-15 czerwca 2005 r.]. Materiały konferencji. T. 1. Koszalin : Wydaw. Uczelniane Politechniki Koszalińskiej, 2005, s. 177-182, bibliogr. 15 poz.

71/89
Nr opisu: 0000016197
Kodowanie wzorców kolumn zorientowane na realizację w strukturach typu PAL.
[Aut.]: Dariusz Kania, Adam Milik, Józef Kulisz, Robert Czerwiński.
-Elektronika 2005 R. 46 nr 11, s. 41-44, bibliogr. 15 poz.

72/89
Nr opisu: 0000021680
Modele dekompozycji przeznaczone dla struktur matrycowych.
[Aut.]: Dariusz Kania, Józef Kulisz, Adam Milik, Robert Czerwiński.
W: Reprogramowalne układy cyfrowe. RUC'2005. Materiały VIII krajowej konferencji naukowej, Szczecin, 12-13 maja 2005. [Politechnika Szczecińska. Wydział Informatyki]. Szczecin : Pracownia Poligraficzna Wydziału Informatyki Politechniki Szczecińskiej, 2005, s. 77-84

73/89
Nr opisu: 0000126391
Remarks on improving of operation speed of the PLCs.
[Aut.]: Mirosław Chmiel, Edward** Hrynkiewicz, Adam Milik.
W: Proceedings of the 16th IFAC World Congress, Prague, Czech Republic, July 3-8, 2005. Oxford : Elsevier, 2005, s. 44-49, bibliogr. 13 poz. (IFAC Proceedings Volumes ; vol. 38, iss. 1 1474-6670)

programowalny sterownik logiczny ; jednostka centralna ; jednostka bitowo-bajtowa ; program sterowania ; czas obiegu pętli ; wydajność ; rekonfigurowalny sterownik logiczny ; układ logiki programowalnej ; FPGA ; przetwarzanie równoległe

programmable logic controller ; central processing unit ; bit-byte structure of CPU ; control program ; scan time ; throughput time ; reconfigurable logic controller ; programmable logic device ; FPGA ; parallel processing

74/89
Nr opisu: 0000126389
Tools and technologies for designing control systems using programmable logic devices.
[Aut.]: Adam Milik, M. Dykierek.
W: Proceedings of the 16th IFAC World Congress, Prague, Czech Republic, July 3-8, 2005. Oxford : Elsevier, 2005, s. 38-43, bibliogr. 16 poz. (IFAC Proceedings Volumes ; vol. 38, iss. 1 1474-6670)

układ logiki programowalnej ; PLD ; bezpośrednio programowalna macierz bramek ; FPGA ; złożony programowalny układ elektroniczny ; CPLD ; VHDL ; Verilog

programmable logic device ; PLD ; Field Programmable Gate Array ; FPGA ; Complex Programmable Logic Device ; CPLD ; VHDL ; Verilog

75/89
Nr opisu: 0000010638
High speed arithmetic calculation unit for Xilinx type FPGAs.
[Aut.]: Edward** Hrynkiewicz, Adam Milik, Dariusz Polok.
W: Proceedings of IFAC Workshop on Programmable Devices and Systems. PDS 2004, Cracow, November 18th -19th, 2004. [Gliwice] : [Instytut Elektroniki. Wydział Automatyki, Elektroniki i Informatyki Politechniki Śląskiej], [2004], s. 181-185, bibliogr. 9 poz.

FPGA ; synteza wysokiego poziomu ; arytmometr

FPGA ; high level synthesis ; arithmetic unit ; reconfigurable logic

76/89
Nr opisu: 0000021219
Realizacja cyfrowego generatora przebiegów sinusoidalnych pracującego w oparciu o modulację sigma-delta w strukturze FPGA Spartan II.
[Aut.]: L. Tomaszewski, Edward** Hrynkiewicz, Adam Milik.
W: XX Krajowe Sympozjum Telekomunikacji '2004, Bydgoszcz, 8-10 września 2004. T. A. Polska Akademia Nauk. Komitet Elektroniki i Telekomunikacji [i in.]. [Warszawa] : Instytut Telekomunikacji Politechniki Warszawskiej, [2004], s. 286-294, bibliogr. 13 poz.

77/89
Nr opisu: 0000013804
Remarks on programming of a bit processor used in bit-byte CPU of a PLC.
[Aut.]: Mirosław Chmiel, Edward** Hrynkiewicz, Adam Milik.
W: Proceedings of the International Workshop on Discrete-Event System Design. DESDes'04, Dychów, 15-17.09.2004. Ed. M. Adamski. Zielona Góra : University of Zielona Góra Press, 2004, s. 129-133

78/89
Nr opisu: 0000021220
Stabilizacja drgań w układzie cyfrowego generatora przebiegów sinusoidalnych pracującego w oparciu o modulację sigma-delta.
[Aut.]: L. Tomaszewski, Edward** Hrynkiewicz, Adam Milik.
W: XX Krajowe Sympozjum Telekomunikacji '2004, Bydgoszcz, 8-10 września 2004. T. A. Polska Akademia Nauk. Komitet Elektroniki i Telekomunikacji [i in.]. [Warszawa] : Instytut Telekomunikacji Politechniki Warszawskiej, [2004], s. 311-318, bibliogr. 5 poz.

79/89
Nr opisu: 0000006302
Accelerated co-simulation of hardware-software system based on configurable hardware accelerator and selective simulation.
[Aut.]: Adam Milik, Edward** Hrynkiewicz.
W: Programmable devices and systems 2003. (PDS 2003). A proceedings volume from the 6th IFAC Workshop, Ostrava, Czech Republik, 11-13 February 2003. Ed. by: V. Srovnal, K. Vlcek. Oxford : Pergamon Press, 2003, s. 31-36, bibliogr. 8 poz.

FPGA ; CPU ; SoC ; system jednoukładowy ; symulacja ; symulacja współbieżna ; symulacja współbieżna sprzętu i oprogramowania ; HDL ; Verilog ; PLI

FPGA ; CPU ; SoC ; System on Chip ; simulation ; co-simulation ; hardware and software co-simulation ; HDL ; Verilog ; PLI

80/89
Nr opisu: 0000098288
Accelerated co-simulation of hardware-software system based on configurable hardware accelerator and selective simulation.
[Aut.]: Adam Milik, Edward** Hrynkiewicz.
W: IFAC Workshop on Programmable Devices and Systems. PDS 2003, Ostrava, Czech Republik, February 11th-13th, 2003. Preprints. Ostrava : VSB - Technicka univerzita Ostrava, 2003, s. 17-22, bibliogr. 8 poz.

FPGA ; CPU ; SoC ; System on Chip ; symulacja ; symulacja współbieżna ; symulacja współbieżna sprzętu i oprogramowania ; HDL ; Verilog ; PLI

FPGA ; CPU ; SoC ; System on Chip ; simulation ; co-simulation ; hardware and software co-simulation ; HDL ; Verilog ; PLI

81/89
Nr opisu: 0000008808
Rekonfigurowalny programem sterowania sterownik przemysłowy. Dynamiczna rekonfiguracja algorytmu sterowania w układzie.
[Aut.]: Edward** Hrynkiewicz, Adam Milik.
W: Reprogramowalne układy cyfrowe. RUC'2003. Materiały VI krajowej konferencji naukowej, Szczecin, 8-9 maja 2003. [Szczecin] : [Instytut Informatyki. Politechnika Szczecińska], 2003, s. 215-220, bibliogr. 9 poz.

82/89
Nr opisu: 0000013169
Rekonfigurowalny sterownik logiczny. Rozprawa doktorska.
[Aut.]: Adam Milik.
Gliwice, 2003, 147 s., bibliogr. 104 poz.
Politechnika Śląska. Wydział Automatyki, Elektroniki i Informatyki. Promotor: dr hab. inż. Edward** Hrynkiewicz

sterownik programowalny ; układ FPGA ; program sterowania ; rekonfigurowalny sterownik logiczny ; sterownik logiczny ; sterownik PLC

programmable controller ; FPGA system ; control program ; reconfigurable logic controller ; logic controller ; PLC controller

83/89
Nr opisu: 0000006299
Software industrial controller - "soft PLC".
[Aut.]: Mirosław Chmiel, Edward** Hrynkiewicz, Adam Milik, K. Zak.
W: Programmable devices and systems 2003. (PDS 2003). A proceedings volume from the 6th IFAC Workshop, Ostrava, Czech Republik, 11-13 February 2003. Ed. by: V. Srovnal, K. Vlcek. Oxford : Pergamon Press, 2003, s. 7-12, bibliogr. 4 poz.

PLC ; grupa rozproszona I/O ; oprogramowanie PLC ; LAD

PLC ; distributed I/O group ; software PLC ; LAD

84/89
Nr opisu: 0000098292
Software industrial controller - "SOFT PLC".
[Aut.]: Mirosław Chmiel, Edward** Hrynkiewicz, Adam Milik, K. Zak.
W: IFAC Workshop on Programmable Devices and Systems. PDS 2003, Ostrava, Czech Republik, February 11th-13th, 2003. Preprints. Ostrava : VSB - Technicka univerzita Ostrava, 2003, s. 27-32, bibliogr. 4 poz.

PLC ; grupa rozproszona I/O ; oprogramowanie PLC ; LAD

PLC ; distributed I/O group ; software PLC ; LAD

85/89
Nr opisu: 0000002505
Rekonfigurowalny programem sterowania sterownik przemysłowy.
[Aut.]: Edward** Hrynkiewicz, Adam Milik.
W: Pierwsza Krajowa Konferencja Elektroniki. KKE'2002, Kołobrzeg - Dźwirzyno, 10-12.06.2002. Materiały konferencji. T. 1. Koszalin : Wydział Elektroniki Politechniki Koszalińskiej, 2002, s. 427-432, bibliogr. 8 poz.

86/89
Nr opisu: 0000000840
A new compact programmable logic controller with integrated programming equipment.
[Aut.]: Mirosław Chmiel, Edward** Hrynkiewicz, Adam Milik.
W: IFAC Workshop on Programmable Devices and Systems. PDS 2001, Gliwice, November 22nd - 23rd, 2001. Preprints. [B.m.] : [b.w.], [2001], s. 107-112, bibliogr. 7 poz.

87/89
Nr opisu: 0000000845
Reconfigurable logic controller architecture, programming, implementation.
[Aut.]: Adam Milik, Edward** Hrynkiewicz.
W: IFAC Workshop on Programmable Devices and Systems. PDS 2001, Gliwice, November 22nd - 23rd, 2001. Preprints. [B.m.] : [b.w.], [2001], s. 171-176, bibliogr. 11 poz.

88/89
Nr opisu: 0000003098
Reconfigurable logic controller.
[Aut.]: Edward** Hrynkiewicz, Adam Milik.
W: Proceedings of the International Conference on Signals and Electronic Systems. ICSES '2000, Ustroń, Poland, 17-20 October 2000. [Gliwice] : [Institute of Electronics Silesian University of Technology], [2000], s. 471-476, bibliogr. 12 poz.

89/89
Nr opisu: 0000025927
Universal development unit for Xilinx's FPGA devices.
[Aut.]: Adam Milik.
W: Programmable devices and systems. PDS'98. International conference, Gliwice, Poland, 24-25.02.1998. Conference proceedings. Gliwice : [b.w.], 1998, s. 227-231, bibliogr. 3 poz.

stosując format: