Wynik wyszukiwania
Zapytanie: KUC MATEUSZ
Liczba odnalezionych rekordów: 4



Przejście do opcji zmiany formatu | Wyświetlenie wyników w wersji do druku | Pobranie pliku do edytora | Przesłanie wyników do modułu analizy | excel | Nowe wyszukiwanie
1/4
Nr opisu: 0000136247   
FPGA-oriented LDPC decoder for cyber-physical systems.
[Aut.]: Mateusz Kuc, Wojciech Sułek, Dariusz Kania.
-Mathematics 2020 vol. 8 iss. 5, s. 1-15, bibliogr. 24 poz.. Impact Factor 1.747. Punktacja MNiSW 20.000

system cyber-fizyczny ; LDPC ; QC-LDPC ; FPGA ; Min-Sun ; znormalizowana suma minimalna ; rozproszony system sterowania ; Token Ring

cyber-physical system ; LDPC ; QC-LDPC ; FPGA ; Min-Sum ; normalized min-sum ; distributed control system ; Token Ring

2/4
Nr opisu: 0000138290   
Low power QC-LDPC decoder based on token ring architecture.
[Aut.]: Mateusz Kuc, Wojciech Sułek, Dariusz Kania.
-Energies 2020 vol. 13 iss. 23, s. 1-18, bibliogr. 46 poz.. Impact Factor 2.702. Punktacja MNiSW 140.000

LDPC ; QC-LDPC ; FPGA ; Min-Sum ; rozproszony system sterowania ; Token Ring ; dekoder częściowo równoległy

LDPC ; QC-LDPC ; FPGA ; distributed control ; Token Ring ; partially-parallel decoder

3/4
Nr opisu: 0000137023   
Sprzętowa implementacja nieregularnego dekodera QC-LDPC w strukturze FPGA.
[Aut.]: Mateusz Kuc, Wojciech Sułek, Dariusz Kania.
-Prz. Elektrot. 2020 R. 96 nr 9, s. 16-20, bibliogr. 18 poz.. Punktacja MNiSW 20.000

QC-LDPC ; FPGA ; Min-Sum ; znormalizowany Min-Sum ; 802.11 ad ; 802.16e ; WiGig ; WiMax

QC-LDPC ; FPGA ; Min-Sum ; normalized min-sum ; 802.11 ad ; 802.16e ; WiGig ; WiMax

4/4
Nr opisu: 0000128750   
Sprzętowa implementacja dekodera LDPC w strukturze FPGA.
[Aut.]: Mateusz Kuc, Wojciech Sułek, Dariusz Kania.
-Prz. Elektrot. 2019 R. 95 nr 3, s. 58-62, bibliogr. 18 poz.. Punktacja MNiSW 20.000

kod LDPC ; FPGA ; Min-Sun ; implementacja sprzętowa

LPDC ; FPGA ; Min-Sum ; hardware implementation

stosując format:
Nowe wyszukiwanie