Wyniki wyszukiwania

Wynik wyszukiwania

1/25
Nr opisu: 0000136418
Technology mapping of FSM oriented to LUT-based FPGA.
[Aut.]: Marcin Kubica, Dariusz Kania.
-Appl. Sci. 2020 vol. 10 iss. 11, s. 1-20, bibliogr. 55 poz.. Impact Factor 2.474. Punktacja MNiSW 70.000

dekompozycja ; dopasowanie ; FSM ; partycjonowanie ; mapowanie technologii

decomposition ; fitting ; FSM ; partitioning ; technology mapping

2/25
Nr opisu: 0000128909
A technology mapping of FSMs based on a graph of excitations and outputs.
[Aut.]: Marcin Kubica, Dariusz Kania, Józef Kulisz.
-IEEE Access 2019 vol. 7, s. 16123-16131, bibliogr. 35 poz.. Impact Factor 3.745. Punktacja MNiSW 100.000

CPLD ; FSM ; optymalizacja wielopoziomowa ; mapowanie technologii

CPLD ; FSM ; multi-level optimization ; technology mapping

3/25
Nr opisu: 0000133765
Graph of outputs in the process of synthesis directed at CPLDs.
[Aut.]: Marcin Kubica, Dariusz Kania.
-Mathematics 2019 vol. 7 iss. 12, art. no. 1171 s. 1-17, bibliogr. 31 poz.. Impact Factor 1.747. Punktacja MNiSW 20.000

CPLD ; system cyber-fizyczny ; graf wyjść ; synteza logiczna ; mapowanie technologii

CPLD ; cyber-physical system ; graph of outputs ; logic synthesis ; technology mapping

4/25
Nr opisu: 0000128964
Methods of improving time efficiency of decomposition dedicated at FPGA structures and using BDD in the process of cyber-physical synthesis.
[Aut.]: Adam Opara, Marcin Kubica, Dariusz Kania.
-IEEE Access 2019 vol. 7, s. 20619-20631, bibliogr. 38 poz.. Impact Factor 3.745. Punktacja MNiSW 100.000

BDD ; synteza cyber-fizyczny ; rozkład ; synteza logiczna ; efektywność czasowa

BDD ; cyber-physical synthesis ; decomposition ; logic synthesis ; time efficiency

5/25
Nr opisu: 0000133223
Technology mapping oriented to adaptive logic modules.
[Aut.]: Marcin Kubica, Dariusz Kania.
-Bull. Pol. Acad. Sci., Tech. Sci. 2019 vol. 67 no. 5, s. 947-956, bibliogr. 28 poz.. Impact Factor 1.385. Punktacja MNiSW 100.000

dekompozycja ; synteza logiczna ; mapowanie technologii ; ALM

decomposition ; logic synthesis ; technology mapping ; ALM

6/25
Nr opisu: 0000127790
Logic synthesis of low power FSM for LUT-based FPGA.
[Aut.]: Marcin Kubica, K. Kajstura, Dariusz Kania.
W: International Conference of Computational Methods in Sciences and Engineering 2018 (ICCMSE 2018), Thessaloniki, Greece, 14-18 March 2018. Eds. Theodore E. Simos, Zacharoula Kalogiratou and Theodore Monovasilis. Melville : American Institute of Physics, 2018, art. no. 080009, bibliogr. 16 poz. (AIP Conference Proceedings ; vol. 2040 0094-243X). Punktacja MNiSW 15.000

FSM ; projektowanie energooszczędne ; układ sekwencyjny ; kodowanie stanów ; odwzorowanie technologiczne

FSM ; low power design ; sequential circuit ; state assignment ; technology mapping

7/25
Nr opisu: 0000122245
Strategy of logic synthesis using MTBDD dedicated to FPGA.
[Aut.]: Adam Opara, Marcin Kubica, Dariusz Kania.
-Integration 2018 vol. 62, s. 142-158, bibliogr. 51 poz.. Impact Factor 1.150. Punktacja MNiSW 20.000

dekompozycja ; MTBDD ; mapowanie technologii ; FPGA

decomposition ; MTBDD ; technology mapping ; FPGA

8/25
Nr opisu: 0000125325
Technology mapping of multi-output function into LUT-based FPGA.
[Aut.]: Marcin Kubica, Adam Milik, Dariusz Kania.
W: 15th IFAC Conference on Programmable Devices and Embedded Systems. PDeS 2018, Ostrava, Czech Republic, 23-25 May 2018. Ed. by Zdenek Slanina. Amsterdam : Elsevier, 2018, s. 107-112, bibliogr. 24 poz. (IFAC-PapersOnLine ; vol. 51, iss. 6 2405-8963). Punktacja MNiSW 15.000

FPGA ; SMTBDD ; układ kombinacyjny ; dekompozycja ; synteza logiczna

FPGA ; SMTBDD ; combinational circuit ; decomposition ; logic synthesis

9/25
Nr opisu: 0000127793
The choice of decomposition path taking non-disjoint decomposition into account.
[Aut.]: Adam Opara, Marcin Kubica.
W: International Conference of Computational Methods in Sciences and Engineering 2018 (ICCMSE 2018), Thessaloniki, Greece, 14-18 March 2018. Eds. Theodore E. Simos, Zacharoula Kalogiratou and Theodore Monovasilis. Melville : American Institute of Physics, 2018, art. no. 080010, bibliogr. 12 poz. (AIP Conference Proceedings ; vol. 2040 0094-243X). Punktacja MNiSW 15.000

BDD ; synteza logiczna ; dekompozycja nierozłączna

BDD ; logic synthesis ; non-disjoint decomposition

10/25
Nr opisu: 0000116296
Area-oriented technology mapping for LUT-based logic blocks.
[Aut.]: Marcin Kubica, Dariusz Kania.
-Int. J. Appl. Math. Comput. Sci. 2017 vol. 27 iss. 1, s. 207-222, bibliogr.. Impact Factor 1.694. Punktacja MNiSW 25.000

SMTBDD ; FPGA ; synteza ; dekompozycja

SMTBDD ; FPGA ; synthesis ; decomposition

11/25
Nr opisu: 0000117808
Decomposition of multi-output functions oriented to configurability of logic blocks.
[Aut.]: Marcin Kubica, Dariusz Kania.
-Bull. Pol. Acad. Sci., Tech. Sci. 2017 vol. 65 no. 3, s. 317-331, bibliogr. 49 poz.. Impact Factor 1.361. Punktacja MNiSW 25.000

BDD ; dekompozycja ; synteza logiczna ; odwzorowanie technologiczne

BDD ; decomposition ; logic synthesis ; technology mapping

12/25
Nr opisu: 0000117445
Logic synthesis for FPGAs based on cutting of BDD.
[Aut.]: Marcin Kubica, Adam Opara, Dariusz Kania.
-Microprocess. Microsyst. 2017 vol. 52, s. 173-187, bibliogr. 50 poz.. Impact Factor 1.049. Punktacja MNiSW 20.000

BDD ; dekompozycja ; synteza logiczna ; odwzorowanie technologiczne

BDD ; decomposition ; logic synthesis ; technology mapping

13/25
Nr opisu: 0000120881
Optimization of synthesis process directed at FPGA circuits with the usage of non-disjoint decomposition.
[Aut.]: Adam Opara, Marcin Kubica.
W: Proceedings of the International Conference of Computational Methods in Sciences and Engineering. ICCMSE 2017, Thessaloniki, Greece, 21-25 April 2017. Eds. T. E. Simos, T. Monovasilis, Z. Kalogiratou. Melville : American Institute of Physics, 2017, art. no. 120004, bibliogr. 12 poz. (AIP Conference Proceedings ; vol. 1906, iss. 1 0094-243X). Punktacja MNiSW 15.000

BDD ; synteza logiczna ; dekompozycja nierozłączna

BDD ; logic synthesis ; non-disjoint decomposition

14/25
Nr opisu: 0000112473
Decomposition synthesis strategy directed to FPGA with special MTBDD representation.
[Aut.]: Adam Opara, Marcin Kubica.
W: Proceedings of the International Conference of Computational Methods in Sciences and Engineering. ICCMSE 2016, Athens, Greece, 17-20 March 2016. Eds. Theodore E. Simos, Zacharoula Kalogiratou, Theodore Monovasilis. Melville : American Institute of Physics, 2016, 030008-1-030008-4, bibliogr. 11 poz. (AIP Conference Proceedings ; vol. 1790 0094-243X)

dekompozycja ; synteza logiczna

decomposition ; logic synthesis ; PMTBDD ; SMTBDD

15/25
Nr opisu: 0000112474
Decomposition time effectiveness for various synthesis strategies dedicated to FPGA structures.
[Aut.]: Marcin Kubica, Dariusz Kania, Adam Opara.
W: Proceedings of the International Conference of Computational Methods in Sciences and Engineering. ICCMSE 2016, Athens, Greece, 17-20 March 2016. Eds. Theodore E. Simos, Zacharoula Kalogiratou, Theodore Monovasilis. Melville : American Institute of Physics, 2016, 030005-1-030005-4, bibliogr. 11 poz. (AIP Conference Proceedings ; vol. 1790 0094-243X)

synteza logiczna ; dekompozycja ; partycjonowanie ; FPGA

logic synthesis ; decomposition ; partitioning ; FPGA

16/25
Nr opisu: 0000106545
SMTBDD. New form of BDD for logic synthesis.
[Aut.]: Marcin Kubica, Dariusz Kania.
-Int. J. Electron. Telecommun. 2016 vol. 62 no. 1, s. 33-41, bibliogr. 26 poz.. Punktacja MNiSW 15.000

synteza logiczna ; SMTBDD ; dekompozycja ; odwzorowanie technologiczne ; FPGA ; układ cyfrowy

logic synthesis ; SMTBDD ; decomposition ; technology mapping ; FPGA ; digital circuit

17/25
Nr opisu: 0000100837
SMTBDD: new concept of graph for function decomposition.
[Aut.]: Marcin Kubica, Dariusz Kania.
W: [13th] IFAC Conference on Programmable Devices and Embedded Systems. PDeS 2015, Cracow, May 13th - 14th, 2015. Preprints. [B.m.] : [b.w.], 2015, s. 61-66, bibliogr. 13 poz.
Toż na CD-ROM

synteza logiczna ; SMTBDD ; rozkład ; FPGA ; układ cyfrowy

logic synthesis ; SMTBDD ; decomposition ; FPGA ; digital circuit

18/25
Nr opisu: 0000104489
SMTBDD: New concept of graph for function decomposition.
[Aut.]: Marcin Kubica, Dariusz Kania.
-IFAC-PapersOnLine 2015 vol. 48 iss. 4, s. 49-54, bibliogr. 13 poz.
Referat wygłoszony na: 13th IFAC and IEEE Conference on Programmable Devices and Embedded Systems - PDES 2015. Punktacja MNiSW 5.000

synteza logiczna ; MTBDD ; rozkład ; FPGA ; układ cyfrowy

logic synthesis ; SMTBDD ; decomposition ; FPGA ; digital circuit

19/25
Nr opisu: 0000106848
Technology mapping based on modified graph of outputs.
[Aut.]: Dariusz Kania, Marcin Kubica.
W: International Conference of Computational Methods in Sciences and Engineering. ICCMSE 2015, Athens, Greece, 20-23 March 2015. Eds.: Theodore E. Simos, Zacharoula Kalogiratou, Theodore Monovasilis. Melville : American Institute of Physics, 2015, art. no. 060003 s. 1-4, bibliogr. 13 poz. (AIP Conference Proceedings ; vol. 1702, iss. 1 0094-243X)

dekompozycja ; synteza logiczna ; partycjonowanie ; PLD ; odwzorowanie technologiczne

decomposition ; logic synthesis ; partitioning ; PLD ; technology mapping

20/25
Nr opisu: 0000090016
Ocena efektywności dopasowania technologicznego dla struktur FPGA.
[Aut.]: Marcin Kubica, Dariusz Kania, Adam Opara.
-Elektronika 2014 R. 55 nr 2, s. 59-62, bibliogr. 13 poz.. Punktacja MNiSW 8.000

FPGA ; dekompozycja ; dopasowanie technologiczne

FPGA ; decomposition ; technological mapping

21/25
Nr opisu: 0000088653
Dekompozycja wielokrotna z wykorzystaniem SMTBDD.
[Aut.]: Marcin Kubica, Dariusz Kania.
-Elektronika 2013 R. 54 nr 11, s. 83-87, bibliogr. 13 poz.. Punktacja MNiSW 8.000

dekompozycja wielokrotna ; diagram decyzyjny ; BDD ; SMTBDD

multiple decomposition ; decision diagram ; BDD ; SMTBDD

22/25
Nr opisu: 0000088981
Strategia dekompozycji ukierunkowana na minimalizację warstw logicznych.
[Aut.]: Marcin Kubica, Dariusz Kania, Adam Opara.
-Elektronika 2013 R. 54 nr 12, s. 96-99, bibliogr. 10 poz.. Punktacja MNiSW 8.000

dekompozycja ; BDD ; synteza logiczna ; PLD

decomposition ; BDD ; logic synthesis ; PLD

23/25
Nr opisu: 0000071061
Analiza efektywności czasowej metod dekompozycji.
[Aut.]: Adam Opara, Dariusz Kania, Marcin Kubica.
-Elektronika 2012 R. 53 nr 4, s. 57-59, bibliogr. 11 poz.. Punktacja MNiSW 6.000

dekompozycja ; binarny diagram decyzyjny ; system Decomp ; system dekBDD ; czas dekompozycji

decomposition ; binary decision diagram ; Decomp system ; dekBDD system ; decomposition time

24/25
Nr opisu: 0000065644
Modyfikacja grafu wyjść poprawiająca efektywność wykorzystania iloczynów w strukturze programowalnej.
[Aut.]: Marcin Kubica, Wojciech Sułek, Dariusz Kania.
-Elektronika 2011 R. 52 nr 4, s. 122-125, bibliogr. 4 poz.. Punktacja MNiSW 6.000

synteza logiczna ; układ CPLD ; graf wyjść

logic synthesis ; CPLD structure ; Complex Programmable Logic Device (CPLD) ; graph's node

25/25
Nr opisu: 0000068105
Synteza logiczna zespołu funkcji ukierunkowana na minimalizację liczby wykorzystywanych bloków logicznych PAL w oparciu o zmodyfikowany graf wyjść.
[Aut.]: Marcin Kubica, Dariusz Kania.
-Pomiary Autom. Kontr. 2011 vol. 57 nr 7, s. 737-740, bibliogr. 10 poz.. Punktacja MNiSW 7.000

synteza logiczna ; graf wyjść ; układ CPLD

logic synthesis ; graph's nodes ; CPLD structure

stosując format: