Wynik wyszukiwania
Zapytanie: GRAF WYJŚĆ
Liczba odnalezionych rekordów: 4



Przejście do opcji zmiany formatu | Wyświetlenie wyników w wersji do druku | Pobranie pliku do edytora | Przesłanie wyników do modułu analizy | excel | Nowe wyszukiwanie
1/4
Nr opisu: 0000133765
Tytuł oryginału: Graph of outputs in the process of synthesis directed at CPLDs
Autorzy: Marcin Kubica, Dariusz Kania.
Źródło: -Mathematics 2019 vol. 7 iss. 12, art. no. 1171 s. 1-17, bibliogr. 31 poz.
Impact Factor: 1.747
Punktacja MNiSW: 20.000
p-ISSN: 2227-7390
e-ISSN: 2227-7390
DOI:
Słowa kluczowe polskie: CPLD ; system cyber-fizyczny ; graf wyjść ; synteza logiczna ; mapowanie technologii
Słowa kluczowe angielskie: CPLD ; cyber-physical system ; graph of outputs ; logic synthesis ; technology mapping
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w PŚl.
Informacje o dostępie open-access: open-access-text-version: FINAL_PUBLISHED open-access-licence: CC-BY open-access-release-time: AT_PUBLICATION open-access-article-mode: OPEN_JOURNAL
Dostęp on-line:


2/4
Nr opisu: 0000065644
Tytuł oryginału: Modyfikacja grafu wyjść poprawiająca efektywność wykorzystania iloczynów w strukturze programowalnej
Autorzy: Marcin Kubica, Wojciech Sułek, Dariusz Kania.
Źródło: -Elektronika 2011 R. 52 nr 4, s. 122-125, bibliogr. 4 poz.
Punktacja MNiSW: 6.000
p-ISSN: 0033-2089
Słowa kluczowe polskie: synteza logiczna ; układ CPLD ; graf wyjść
Słowa kluczowe angielskie: logic synthesis ; CPLD structure ; Complex Programmable Logic Device (CPLD) ; graph's node
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w PŚl.
Lokalizacja Źródła: PŚl. sygn. P.2411
Dostęp on-line:


3/4
Nr opisu: 0000068105
Tytuł oryginału: Synteza logiczna zespołu funkcji ukierunkowana na minimalizację liczby wykorzystywanych bloków logicznych PAL w oparciu o zmodyfikowany graf wyjść
Tytuł w wersji angielskiej: The logic synthesis of the multi-output Boolean function directed to PAL logic block number minimization based on a modified graph's nodes
Autorzy: Marcin Kubica, Dariusz Kania.
Źródło: -Pomiary Autom. Kontr. 2011 vol. 57 nr 7, s. 737-740, bibliogr. 10 poz.
Punktacja MNiSW: 7.000
p-ISSN: 0032-4140
Słowa kluczowe polskie: synteza logiczna ; graf wyjść ; układ CPLD
Słowa kluczowe angielskie: logic synthesis ; graph's nodes ; CPLD structure
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w PŚl.
Lokalizacja Źródła: PŚl. sygn. P.661
Informacje o dostępie open-access: open-access-licence: OTHER
Dostęp on-line:


4/4
Nr opisu: 0000024085
Tytuł oryginału: Synteza logiczna przeznaczona do układów CPLD
Autorzy: Dariusz Kania.
Źródło: -Elektronika 2007 R. 48 nr 2, s. 21-25, bibliogr. 16 poz.
p-ISSN: 0033-2089
Słowa kluczowe polskie: układ CPLD ; układ PAL ; metoda syntezy ; graf wyjść
Słowa kluczowe angielskie: CPLD structure ; PAL structure ; synthesis method ; graph's nodes
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w PŚl.
Lokalizacja Źródła: PŚl. sygn. P.2411
Dostęp on-line:


stosując format:
Nowe wyszukiwanie