Wynik wyszukiwania
Zapytanie: V KRAJOWA KONFERENCJA ELEKTRONIKI DARŁÓWKO WSCHODNIE 12-14 CZERWCA 2006 R
Liczba odnalezionych rekordów: 3



Przejście do opcji zmiany formatu | Wyświetlenie wyników w wersji do druku | Pobranie pliku do edytora | Przesłanie wyników do modułu analizy | excel | Nowe wyszukiwanie
1/3
Nr opisu: 0000022619
Tytuł oryginału: Integrating USB functionality into system-on chip-elements of the technical solution.
Tytuł w wersji polskiej: Integracja kontrolera magistrali USB w systemie scalonym - części składowe rozwiązania technicznego
Autorzy: D. Kaczmarczyk, Wojciech* Sakowski.
Źródło: W: V Krajowa Konferencja Elektroniki, Darłówko Wschodnie, 12-14 czerwca 2006 r.. Warszawa : Wydaw. Czasopism i Książek Technicznych SIGMA-NOT, 2006, s. 55-58, bibliogr. 5 poz.
Seria: (Elektronika ; R. 47, nr 11 0033-2089)
Słowa kluczowe polskie: system scalony ; elektroniczne komponenty wirtualne ; magistrala USB ; uniwersalna magistrala szeregowa
Słowa kluczowe angielskie: system-on-chips ; electronic virtual components ; serial bus ; universal serial bus
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w PŚl.
Lokalizacja Źródła: PŚl. sygn. P.2411


2/3
Nr opisu: 0000022617
Tytuł oryginału: Kodowanie funkcji wyjściowych z obszarów diagramu BDD zespołu funkcji logicznych wyznaczonych podczas dekompozycji diagramu dla układów FPGA.
Tytuł w wersji angielskiej: FPGA-oriented output function coding for BDD areas obtained by decomposition of a multiple-output function BDD
Autorzy: Andrzej* Dzikowski, Edward** Hrynkiewicz.
Źródło: W: V Krajowa Konferencja Elektroniki, Darłówko Wschodnie, 12-14 czerwca 2006 r.. Warszawa : Wydaw. Czasopism i Książek Technicznych SIGMA-NOT, 2006, s. 15-17, bibliogr. 16 poz.
Seria: (Elektronika ; R. 47, nr 11 0033-2089)
Słowa kluczowe polskie: FPGA ; funkcja wyjściowa ; diagram MTBDD ; dekompozycja ; funkcja logiczna
Słowa kluczowe angielskie: FPGA ; output function ; MTBDD diagram ; decomposition ; logical function
Typ publikacji: RK
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w PŚl.
Lokalizacja Źródła: PŚl. sygn. P.2411


3/3
Nr opisu: 0000022618
Tytuł oryginału: Kodowanie stanów: minimalizacja liczby warstw z przekodowaniem.
Tytuł w wersji angielskiej: State assignment: logic level minimization with overcoding
Autorzy: Robert Czerwiński, Dariusz Kania.
Źródło: W: V Krajowa Konferencja Elektroniki, Darłówko Wschodnie, 12-14 czerwca 2006 r.. Warszawa : Wydaw. Czasopism i Książek Technicznych SIGMA-NOT, 2006, s. 26-28, bibliogr. 10 poz.
Seria: (Elektronika ; R. 47, nr 11 0033-2089)
Słowa kluczowe polskie: kodowanie stanów ; układ synchroniczny ; układ sekwencyjny ; pal ; CPLD
Słowa kluczowe angielskie: state assignment ; synchronous circuit ; sequential circuit ; PAL ; CPLD
Typ publikacji: RK
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w PŚl.
Lokalizacja Źródła: PŚl. sygn. P.2411


stosując format:
Nowe wyszukiwanie