Wynik wyszukiwania
Zapytanie: KULISZ JÓZEF
Liczba odnalezionych rekordów: 53



Przej¶cie do opcji zmiany formatu | Wy¶wietlenie wyników w wersji do druku | Pobranie pliku do edytora | Przesłanie wyników do modułu analizy | excel | Nowe wyszukiwanie
1/53
Nr opisu: 0000128909
Tytuł oryginału: A technology mapping of FSMs based on a graph of excitations and outputs
Autorzy: Marcin Kubica, Dariusz Kania, Józef Kulisz.
¬ródło: -IEEE Access 2019 vol. 7, s. 16123-16131, bibliogr. 35 poz.
Impact Factor: 3.745
Punktacja MNiSW: 100.000
e-ISSN: 2169-3536
DOI:
Słowa kluczowe polskie: CPLD ; FSM ; optymalizacja wielopoziomowa ; mapowanie technologii
Słowa kluczowe angielskie: CPLD ; FSM ; multi-level optimization ; technology mapping
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Informacje o dostępie open-access: open-access-text-version: FINAL_PUBLISHED open-access-licence: CC-BY open-access-release-time: AT_PUBLICATION open-access-article-mode: OPEN_JOURNAL
Dostęp on-line:


2/53
Nr opisu: 0000127792
Tytuł oryginału: A preface for symposium no 12 "Logic Synthesis and Control Systems".
Autorzy: Robert Czerwiński, Dariusz Kania, Józef Kulisz, R. Wi¶niewski, G. Bazydło.
¬ródło: W: International Conference of Computational Methods in Sciences and Engineering 2018 (ICCMSE 2018), Thessaloniki, Greece, 14-18 March 2018. Eds. Theodore E. Simos, Zacharoula Kalogiratou and Theodore Monovasilis. Melville : American Institute of Physics, 2018, art. no. 080001
ISBN: 978-0-7354-1766-3
Seria: (AIP Conference Proceedings ; vol. 2040 0094-243X)
Punktacja MNiSW: 15.000
Liczba arkuszy wydawniczych: 0,1
Bazy indeksuj±ce publikację: Scopus
DOI:
Typ publikacji: PR
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.


3/53
Nr opisu: 0000120880
Tytuł oryginału: A preface for Symposium No 29 "Logic Synthesis and Control Systems".
Autorzy: Dariusz Kania, Józef Kulisz, R. Wi¶niewski, G. Bazydło.
¬ródło: W: Proceedings of the International Conference of Computational Methods in Sciences and Engineering. ICCMSE 2017, Thessaloniki, Greece, 21-25 April 2017. Eds. T. E. Simos, T. Monovasilis, Z. Kalogiratou. Melville : American Institute of Physics, 2017, art. no. 120001
ISBN: 978-073541596-6
Seria: (AIP Conference Proceedings ; vol. 1906, iss. 1 0094-243X)
Bazy indeksuj±ce publikację: Scopus
DOI:
Typ publikacji: PR
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.


4/53
Nr opisu: 0000120862
Tytuł oryginału: A technology mapping based on graph of excitations and outputs for finite state machines.
Autorzy: Dariusz Kania, Józef Kulisz.
¬ródło: W: Proceedings of the International Conference of Computational Methods in Sciences and Engineering. ICCMSE 2017, Thessaloniki, Greece, 21-25 April 2017. Eds. T. E. Simos, T. Monovasilis, Z. Kalogiratou. Melville : American Institute of Physics, 2017, art. no. 120006, bibliogr. 13 poz.
ISBN: 978-073541596-6
Seria: (AIP Conference Proceedings ; vol. 1906, iss. 1 0094-243X)
Punktacja MNiSW: 15.000
Bazy indeksuj±ce publikację: Scopus; Web of Science
DOI:
Słowa kluczowe polskie: FSM ; synteza logiczna ; partycjonowanie ; PLD ; odwzorowanie technologiczne
Słowa kluczowe angielskie: FSM ; logic synthesis ; partitioning ; PLD ; technology mapping
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.


5/53
Nr opisu: 0000120879
Tytuł oryginału: Synthesis of energy-efficient FSMs implemented in PLD circuits.
Autorzy: R. Nawrot, Józef Kulisz, Dariusz Kania.
¬ródło: W: Proceedings of the International Conference of Computational Methods in Sciences and Engineering. ICCMSE 2017, Thessaloniki, Greece, 21-25 April 2017. Eds. T. E. Simos, T. Monovasilis, Z. Kalogiratou. Melville : American Institute of Physics, 2017, art. no. 120003, bibliogr. 16 poz.
ISBN: 978-073541596-6
Seria: (AIP Conference Proceedings ; vol. 1906, iss. 1 0094-243X)
Punktacja MNiSW: 15.000
Bazy indeksuj±ce publikację: Scopus; Web of Science
DOI:
Słowa kluczowe polskie: automat skończony ; niski układ zasilania ; PLD ; pobór mocy ; układ synchroniczny
Słowa kluczowe angielskie: finite state machine ; low power circuit ; PLD ; power dissipation ; synchronous circuit
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.


6/53
Nr opisu: 0000106854
Tytuł oryginału: An IEC 61131-3-based PLC implemented by means of an FPGA
Autorzy: Mirosław Chmiel, Józef Kulisz, Robert Czerwiński, A. Krzyżyk, M. Rosół, Patryk* Smolarek.
¬ródło: -Microprocess. Microsyst. 2016 vol. 44, s. 28-37, bibliogr. 37 poz.
Impact Factor: 1.025
Punktacja MNiSW: 20.000
p-ISSN: 0141-9331
e-ISSN: 1872-9436
DOI:
Słowa kluczowe polskie: programowalny sterownik logiczny ; EN 61131-3 ; jednostka centralna ; jednostka arytmetyczno-logiczna ; arytmetyka zmiennoprzecinkowa ; FPGA
Słowa kluczowe angielskie: programmable logic controller ; EN 61131-3 ; central processing unit ; arithmetic and logic unit ; floating-point arithmetic ; Field Programmable Gate Array
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


7/53
Nr opisu: 0000112468
Tytuł oryginału: State assignment for asynchronous FSMs with the use of the incompatibility and complement graph.
Autorzy: Józef Kulisz.
¬ródło: W: Proceedings of the International Conference of Computational Methods in Sciences and Engineering. ICCMSE 2016, Athens, Greece, 17-20 March 2016. $Eds. Theodore E. Simos, Zacharoula Kalogiratou, Theodore Monovasilis. Melville : American Institute of Physics, 2016, 030010-1-030010-4, bibliogr. 13 poz.
ISBN: 978-0-7354-1454-9
Seria: (AIP Conference Proceedings ; vol. 1790 0094-243X)
Liczba arkuszy wydawniczych: 0,5
Bazy indeksuj±ce publikację: Web of Science
DOI:
Słowa kluczowe polskie: asynchroniczne FSM ; synteza logiczna ; teoria grafów ; pokrycie ; problem komplementarno¶ci
Słowa kluczowe angielskie: asynchronous FSM ; logic synthesis ; graph theory ; covering ; complementarity problem
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


8/53
Nr opisu: 0000112465
Tytuł oryginału: Synthesis of energy-efficient counters implemented in PLD circuits.
Autorzy: Józef Kulisz, R. Nawrot, Dariusz Kania.
¬ródło: W: Proceedings of the International Conference of Computational Methods in Sciences and Engineering. ICCMSE 2016, Athens, Greece, 17-20 March 2016. $Eds. Theodore E. Simos, Zacharoula Kalogiratou, Theodore Monovasilis. Melville : American Institute of Physics, 2016, 030006-1-030006-4, bibliogr. 17 poz.
ISBN: 978-0-7354-1454-9
Seria: (AIP Conference Proceedings ; vol. 1790 0094-243X)
Liczba arkuszy wydawniczych: 0,5
Bazy indeksuj±ce publikację: Web of Science
DOI:
Słowa kluczowe polskie: obwód niskiego zasilania ; pobór mocy ; układ synchroniczny ; automat skończony ; PLD
Słowa kluczowe angielskie: low power circuit ; power dissipation ; synchronous circuit ; finite state machine ; PLD
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


9/53
Nr opisu: 0000100895
Tytuł oryginału: A hardware implementation of arithmetic operations for an FPGA-based programmable logic controller.
Autorzy: Józef Kulisz, Mirosław Chmiel, A. Krzyżyk, M. Rosół.
¬ródło: W: [13th] IFAC Conference on Programmable Devices and Embedded Systems. PDeS 2015, Cracow, May 13th - 14th, 2015. Preprints. [B.m.] : [b.w.], 2015, s. 471-476, bibliogr. 22 poz.
Organizator: Institute of Electronics. Silesian University of Technology. Gliwice. Poland, Department of Cybernetics and Biomedical Engineering. Faculty of Electrical Engineering and Computer Science. VSB Technical University of Ostrava. Ostrava. Czech Republic, Department of Control and Instrumentation. Faculty of Electrical Engineering and Communication. Brno University of Technology. Brno. Czech Republic
Uwagi: Toż na CD-ROM
Liczba arkuszy wydawniczych: 0,3
Słowa kluczowe polskie: programowalny sterownik logiczny ; jednostka centralna ; jednostka arytmetyczno-logiczna ; algorytmy arytmetyczne ; mikroprocesor ; układ cyfrowy ; układ logiczny
Słowa kluczowe angielskie: programmable logic controller ; central processing unit ; arithmetic and logic unit ; arithmetic algorithms ; microprocessor ; digital circuit ; logic array ; field programmable gate arrays
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. Cz.O1 144118 + CD


10/53
Nr opisu: 0000104485
Tytuł oryginału: A hardware implementation of arithmetic operations for an FPGA-based programmable logic controller
Autorzy: Józef Kulisz, Mirosław Chmiel, A. Krzyżyk, M. Rosół.
¬ródło: -IFAC-PapersOnLine 2015 vol. 48 iss. 4, s. 460-465, bibliogr. 22 poz.
Uwagi: Referat wygłoszony na: 13th IFAC and IEEE Conference on Programmable Devices and Embedded Systems - PDES 2015
Punktacja MNiSW: 5.000
Liczba arkuszy wydawniczych: 0,5
e-ISSN: 2405-8963
DOI:
Słowa kluczowe polskie: programowalny sterownik logiczny ; jednostka centralna ; jednostka arytmetyczno-logiczna ; algorytmy arytmetyczne ; mikroprocesor ; układ cyfrowy ; układ logiczny
Słowa kluczowe angielskie: programmable logic controller ; central processing unit ; arithmetic and logic unit ; arithmetic algorithms ; microprocessor ; digital circuit ; logic array ; field programmable gate arrays ; floating-point arithmetic
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


11/53
Nr opisu: 0000086262
Tytuł oryginału: A PC-based operator and diagnostic panel for Simatic S7-200 programmable controllers
Autorzy: K. Mazek, Mirosław Chmiel, Józef Kulisz.
¬ródło: -Arch. Electr. Eng. 2013 vol. 62 no. 2, s. 307-320, bibliogr. 11 poz.
Punktacja MNiSW: 15.000
p-ISSN: 1427-4221
e-ISSN: 2300-2506
DOI:
Słowa kluczowe polskie: panel operatorski ; interfejs człowiek-maszyna ; HMI ; programowalny sterownik logiczny ; PLC ; komunikacja bezprzewodowa ; system mikroprocesorowy
Słowa kluczowe angielskie: operator panel ; human-machine interface ; HMI ; programmable logic controller ; PLC ; wireless communication ; microprocessor system
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Informacje o dostępie open-access: open-access-licence: CC-BY-NC-ND
Dostęp on-line:


12/53
Nr opisu: 0000099632
Tytuł oryginału: An IP-core generator for circuits performing arithmetic multiplication.
Tytuł w wersji polskiej: Generator syntezowalnych modeli układów mnoż±cych
Autorzy: Józef Kulisz, J. Mikucki.
¬ródło: W: 12th IFAC Workshop on Programmable Devices and Embedded Systems. PDeS 2013, Velke Karlovice, Czech Republic, 25-27 September 2013 [online]. Ed. Z. Slanina. Oxford : Elsevier, 2013, (plik pdf) s. 320-325, bibliogr. 13 poz.
ISBN: 978-3-902823-53-3
Seria: (IFAC Proceedings Volumes ; vol. 12, pt 1 1474-6670)
Uwagi: Dostępny w Internecie: http://www.ifac-papersonline.net/Detailed/62549.html
Liczba arkuszy wydawniczych: 0,3
Bazy indeksuj±ce publikację: Scopus
DOI:
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.


13/53
Nr opisu: 0000087797
Tytuł oryginału: Generacja zależno¶ci czasowych w sterownikach programowalnych
Autorzy: Andrzej Malcher, Mirosław Chmiel, Józef Kulisz.
¬ródło: -Elektronika 2013 R. 54 nr 9, s. 119-122, bibliogr. 9 poz.
Punktacja MNiSW: 8.000
p-ISSN: 0033-2089
Słowa kluczowe polskie: sterownik PLC ; sterownik programowalny ; czasomierz ; wła¶ciwo¶ci metrologiczne
Słowa kluczowe angielskie: PLC controller ; programmable controller ; timer ; metrological properties
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.2411
Dostęp on-line:


14/53
Nr opisu: 0000090299
Tytuł oryginału: Generacja zależno¶ci czasowych w sterownikach programowalnych.
Autorzy: Andrzej Malcher, Mirosław Chmiel, Józef Kulisz.
¬ródło: W: Dwunasta Krajowa Konferencja Elektroniki, [Darłowo, 10-13.06.2013]. Materiały konferencji. [Gdańsk] : [Polskie Towarzystwo Elektrotechniki Teoretycznej i Stosowanej. Oddział Gdańsk], 2013, s. 76 + tekst na CD-ROM
ISBN: 978-83-934712-6-3
Organizator: Polskie Towarzystwo Elektrotechniki Teoretycznej i Stosowanej. Oddział Gdańsk, Wydział Elektroniki i Informatyki Politechniki Koszalińskiej
Uwagi: Pełny tekst na CD-ROM
Liczba arkuszy wydawniczych: 0,55
Słowa kluczowe polskie: programowalny sterownik logiczny ; pomiar czasu ; czasomierz ; sterownik Simatic
Słowa kluczowe angielskie: programmable logic controller ; time measurement ; timer ; Simatic controller
Typ publikacji: RK
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.


15/53
Nr opisu: 0000090301
Tytuł oryginału: Generating time intervals in Programmable Logic Controllers.
Tytuł w wersji polskiej: Generacja zależno¶ci czasowych w sterownikach programowalnych
Autorzy: Józef Kulisz, Mirosław Chmiel, Andrzej Malcher.
¬ródło: W: 12th IFAC Workshop on Programmable Devices and Embedded Systems. PDeS 2013, Velke Karlovice, Czech Republic, 25-27 September 2013 [online]. Ed. Z. Slanina. Oxford : Elsevier, 2013, (plik pdf) s. 42-47, bibliogr. 9 poz.
ISBN: 978-3-902823-53-3
Seria: (IFAC Proceedings Volumes ; vol. 12, pt 1 1474-6670)
Liczba arkuszy wydawniczych: 0,3
DOI:
Słowa kluczowe polskie: programowalny sterownik przemysłowy ; komputer przemysłowy PC ; sterownik przemysłowy PLC ; system wbudowany ; mikroprocesor ; mikrokontroler ; zastosowanie przemysłowe
Słowa kluczowe angielskie: industrial programmable controller ; industrial PCs ; industrial PLCs ; embedded system ; microprocessor ; microcontroller ; industrial application
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.


16/53
Nr opisu: 0000082712
Tytuł oryginału: Panel operatorsko-diagnostyczny na komputerze PC współpracuj±cy ze sterownikiem Simatic S7-200.
Autorzy: Mirosław Chmiel, Józef Kulisz.
¬ródło: W: Jedenasta Krajowa Konferencja Elektroniki, [Darłówko Wschodnie, 11-14.06.2012]. Materiały konferencji. [Gdańsk] : [Polskie Towarzystwo Elektrotechniki Teoretycznej i Stosowanej. Oddział Gdańsk], 2012, s. 81
Organizator: Polskie Towarzystwo Elektrotechniki Teoretycznej i Stosowanej. Oddział Gdańsk, Wydział Elektroniki i Informatyki Politechniki Koszalińskiej
Uwagi: Pełny tekst na CD-ROM
Słowa kluczowe polskie: panel operatorski ; sterownik programowalny ; system mikroprocesorowy ; transmisja szeregowa ; transmisja bezprzewodowa ; interfejs człowiek-maszyna
Słowa kluczowe angielskie: operator panel ; programmable controller ; microprocessor system ; serial transmission ; wireless transmission ; human-machine interface
Typ publikacji: RK
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.


17/53
Nr opisu: 0000076481
Tytuł oryginału: Podstawy techniki cyfrowej. Przykłady zadań egzaminacyjnych.
Autorzy: Tomasz Garbolino, Andrzej** Hławiczka, Józef Kulisz, Tomasz Rudnicki, Dariusz* Stachańczyk.
Adres wydawniczy: Gliwice : Wydaw. Politechniki ¦l±skiej, 2012
Opis fizyczny: , 334 s.
Uwagi: Skrypt nr 2505
Słowa kluczowe polskie: układ cyfrowy ; układ kombinacyjny ; układ sekwencyjny ; układ asynchroniczny ; układ synchroniczny ; zadania
Słowa kluczowe angielskie: digital circuit ; combinational circuit ; sequential circuit ; asynchronous circuit ; synchronous circuit ; exercises
Typ publikacji: P
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l.
Dostęp BCP¦:


18/53
Nr opisu: 0000063703
Tytuł oryginału: Komputerowy symulator obiektu przeznaczony do testowania oprogramowania sterowników PLC
Autorzy: Józef Kulisz, Robert Czerwiński, Jan* Mocha, Mirosław Chmiel.
¬ródło: -Pomiary Autom. Kontr. 2011 vol. 57 nr 1, s. 3-5, bibliogr. 12 poz.
Punktacja MNiSW: 7.000
p-ISSN: 0032-4140
Słowa kluczowe polskie: sterowanie procesami przemysłowymi ; programowalny sterownik logiczny ; PLC ; testowanie oprogramowania ; symulator procesów ; inżynieria oprogramowania
Słowa kluczowe angielskie: industrial control ; programmable logic controller ; PLC ; software testing ; process simulator ; software engineering
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.661
Informacje o dostępie open-access: open-access-licence: OTHER
Dostęp on-line:


19/53
Nr opisu: 0000058757
Tytuł oryginału: Laboratorium podstaw techniki cyfrowej. Praca zbiorowa. Pod red. Andrzeja Hławiczki. Wyd. 3 popr.
Autorzy: Tomasz Garbolino, Krzysztof* Gucwa, Andrzej** Hławiczka, Dariusz Kania, J. Kardaszewicz, Józef Kulisz, Adam** Morawiec.
Adres wydawniczy: Gliwice : Wydaw. Politechniki ¦l±skiej, 2010
Opis fizyczny: , 268 s., bibliogr.
Uwagi: Skrypt nr 2458
Słowa kluczowe polskie: układ cyfrowy ; układ sekwencyjny ; układ kombinacyjny ; synteza układów cyfrowych ; przerzutnik
Słowa kluczowe angielskie: digital circuit ; sequential circuit ; combinational circuit ; synthesis of digital circuits ; flip-flop
Typ publikacji: P
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l.
Dostęp BCP¦:


20/53
Nr opisu: 0000068980
Tytuł oryginału: PC-based object simulator for supporting PLC software development.
Autorzy: Józef Kulisz, Robert Czerwiński, Jan* Mocha, Mirosław Chmiel.
¬ródło: W: Proceedings of IFAC Workshop on Programmable Devices and Embedded Systems. PDeS 2010, Pszczyna, Poland, 6-8 October 2010. Gliwice : Institute of Electronics, 2010, s. 239-244
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.


21/53
Nr opisu: 0000063375
Tytuł oryginału: Reducing electromagnetic disturbances in FPGA circuits by using multiphase clocks.
Autorzy: Józef Kulisz, Jan* Mocha, T. WoĽnica.
¬ródło: W: International Conference on Signals and Electronic Systems. ICSES'10, Gliwice, Poland, September 7-10, 2010. Conference proceedings. Ed. Andrzej Pułka, Tomasz Golonek. Gliwice : [Politechnika ¦l±ska. Wydział Automatyki, Elektroniki i Informatyki], 2010, s. 193-196
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


22/53
Nr opisu: 0000062775
Tytuł oryginału: Redukcja emisji zaburzeń elektromagnetycznych w układach FPGA z wykorzystaniem struktur typu GALS
Autorzy: Józef Kulisz, Jan* Mocha, T. WoĽnica.
¬ródło: -Elektronika 2010 R. 51 nr 12, s. 16-18, bibliogr. 9 poz.
p-ISSN: 0033-2089
Słowa kluczowe polskie: układ logiki programowalnej ; układ FPGA ; emisja zaburzeń ; GALS
Słowa kluczowe angielskie: programmable logic device ; Field Programmable Gate Array ; electromagnetic emission ; GALS
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.2411
Dostęp on-line:


23/53
Nr opisu: 0000051799
Tytuł oryginału: Logic synthesis dedicated for CPLD circuits
Autorzy: Dariusz Kania, Adam Milik, Józef Kulisz, Adam Opara, Robert Czerwiński.
¬ródło: -Kwart. Elektron. Telekom. 2009 t. 55 z. 2, s. 287-315, bibliogr. 67 poz.
p-ISSN: 0867-6747
Słowa kluczowe polskie: synteza logiczna ; CPLD ; dekompozycja ; odwzorowanie technologiczne
Słowa kluczowe angielskie: logic synthesis ; CPLD ; decomposition ; technology mapping
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.168


24/53
Nr opisu: 0000047556
Tytuł oryginału: Modelowanie automatów synchronicznych w języku VHDL pod k±tem efektywnego wykorzystania niezależnych narzędzi syntezy
Autorzy: Robert Czerwiński, Józef Kulisz.
¬ródło: -Elektronika 2009 R. 50 nr 2, s. 77-82, bibliogr. 8 poz.
p-ISSN: 0033-2089
Słowa kluczowe polskie: projektowanie układów cyfrowych ; CPLD ; automat sekwencyjny ; VHDL ; kodowanie stanów
Słowa kluczowe angielskie: digital circuit design ; CPLD ; finite state machine ; VHDL ; state assignment
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.2411
Dostęp on-line:


25/53
Nr opisu: 0000058568
Tytuł oryginału: State machine description oriented towards effective usage of vendor-independent synthesis tools.
Autorzy: Robert Czerwiński, Józef Kulisz.
¬ródło: W: 9th IFAC Workshop on Programmable Devices and Embedded Systems. PDeS 2009, Ostrava, Czech Republik, February 10th-12th, 2009. [B.m.] : [b.w.], 2009, s. 27-32, bibliogr. 10 poz.
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.


26/53
Nr opisu: 0000039945
Tytuł oryginału: Zastosowanie grafu niezgodno¶ci i dopełnień w procesie kodowania automatów asynchronicznych
Autorzy: Dariusz Kania, Józef Kulisz.
¬ródło: -Pomiary Autom. Kontr. 2008 vol. 54 nr 8, s. 486-488, bibliogr. 7 poz.
p-ISSN: 0032-4140
Słowa kluczowe polskie: teoria grafów ; graf niezgodno¶ci ; graf dopełnień ; kodowanie stanów ; asynchroniczny układ sekwencyjny
Słowa kluczowe angielskie: graph theory ; incompatibility graph ; complement graph ; state assignment ; asynchronous sequential circuit
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.661
Informacje o dostępie open-access: open-access-licence: OTHER
Dostęp on-line:


27/53
Nr opisu: 0000039018
Tytuł oryginału: Logic synthesis for PAL-based CPLD-s based on two-stage decomposition
Autorzy: Dariusz Kania, Józef Kulisz.
¬ródło: -J. Syst. Softw. 2007 vol. 80 iss. 7, s. 1129-1141, bibliogr.
Impact Factor: 0.799
p-ISSN: 0164-1212
e-ISSN: 1873-1228
Słowa kluczowe polskie: synteza logiczna ; dekompozycja funkcji ; podział układów logicznych ; struktura matrycowa typu PAL ; kolorowanie grafów
Słowa kluczowe angielskie: logic synthesis ; function decomposition ; logic circuit partitioning ; PAL-based CPLD ; graph coloring
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


28/53
Nr opisu: 0000017949
Tytuł oryginału: A method of logic synthesis for PAL-based CPLD-s, based on two-stage decomposition.
Autorzy: Dariusz Kania, Józef Kulisz.
¬ródło: W: Proceedings of IFAC Workshop on Programmable Devices and Embedded Systems. PDeS 2006, Brno, February 14th - 16th, 2006. [Brno] : [Brno University of Technology], [2006], s. 163-168, bibliogr. 8 poz.
Organizator: Department of Control and Instrumentation. Faculty of Electrical Engineering and Commmunication. Brno University of Technology. Czech Republic [et al.]
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.


29/53
Nr opisu: 0000023425
Tytuł oryginału: FSMs state encoding targeting at logic level minimization
Autorzy: Robert Czerwiński, Dariusz Kania, Józef Kulisz.
¬ródło: -Bull. Pol. Acad. Sci., Tech. Sci. 2006 vol. 54 no. 4, s. 479-487, bibliogr. 17 poz.
p-ISSN: 0239-7528
e-ISSN: 0239-7528
Słowa kluczowe polskie: kodowanie stanów ; automat skończony ; FSM ; programowalna matryca logiczna ; złożony programowalny układ elektroniczny ; CPLD
Słowa kluczowe angielskie: state assignment ; finite state machine ; FSM ; Programmable Array Logic ; Complex Programmable Logic Device ; CPLD
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.1277
Dostęp on-line:


30/53
Nr opisu: 0000031374
Tytuł oryginału: Improving spectral characteristics of SC circuits by using cloks with unequal phase intervals.
Autorzy: Józef Kulisz.
¬ródło: W: International Conference on Signals and Electronic Systems. ICSES'06, ŁódĽ, Poland, September 17-20, 2006. Conference proceedings. Institute of Circuit Theory, Metrology and Materials Science of the Technical Unifersity of ŁódĽ, Poland [et al.]. [ŁódĽ] : [Instytut Elektrotechniki Teoretycznej, Metrologii i Materiałoznawstwa Politechniki Łódzkiej], [2006], s. 621-624
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.


31/53
Nr opisu: 0000030228
Tytuł oryginału: Strategie syntezy przeznaczone dla układów CPLD.
Autorzy: Dariusz Kania, Józef Kulisz, Robert Czerwiński.
¬ródło: W: Reprogramowalne układy cyfrowe. RUC'2006. IX Konferencja naukowa, Szczecin, 18-19 maja 2006. Warszawa : Agenda Wydaw. PAK, 2006, s. 103-105
Organizator: Wydział Informatyki Politechniki Szczecińskiej
Seria: (Pomiary Automatyka Kontrola ; nr 7 bis wyd. spec. dod. 0032-4140)
Typ publikacji: RK
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.


32/53
Nr opisu: 0000017950
Tytuł oryginału: The row incompatibility and complement graph - a novel concept of graph for logic synthesis.
Autorzy: Dariusz Kania, Józef Kulisz.
¬ródło: W: Proceedings of IFAC Workshop on Programmable Devices and Embedded Systems. PDeS 2006, Brno, February 14th - 16th, 2006. [Brno] : [Brno University of Technology], [2006], s. 169-173, bibliogr. 9 poz.
Organizator: Department of Control and Instrumentation. Faculty of Electrical Engineering and Commmunication. Brno University of Technology. Czech Republic [et al.]
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.


33/53
Nr opisu: 0000019955
Tytuł oryginału: A novel method of two-stage decomposition dedicated for PAL-based CPLDs.
Autorzy: Dariusz Kania, Józef Kulisz, Adam Milik.
¬ródło: W: 8th Euromicro Conference on Digital System Design, Porto, Portugal, August 30-September 3, 2005. Proceedings. [Ed.: C. Wolinski]. Los Alamitos : IEEE Computer Society, 2005, s. 114-121, bibliogr. 12 poz.
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


34/53
Nr opisu: 0000019956
Tytuł oryginału: Decomposition of multi-output functions for CPLDs.
Autorzy: Dariusz Kania, Adam Milik, Józef Kulisz.
¬ródło: W: 8th Euromicro Conference on Digital System Design, Porto, Portugal, August 30-September 3, 2005. Proceedings. [Ed.: C. Wolinski]. Los Alamitos : IEEE Computer Society, 2005, s. 442-449, bibliogr. 23 poz.
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


35/53
Nr opisu: 0000021174
Tytuł oryginału: Kodowanie stanów pod k±tem redukcji liczby warstw logicznych.
Autorzy: Robert Czerwiński, Dariusz Kania, Józef Kulisz.
¬ródło: W: Czwarta Krajowa Konferencja Elektroniki, [Darłowo, 12-15 czerwca 2005 r.]. Materiały konferencji. T. 2. Koszalin : Wydaw. Uczelniane Politechniki Koszalińskiej, 2005, s. 513-518, bibliogr. 11 poz.
Organizator: Wydział Elektroniki i Informatyki Politechniki Koszalińskiej
Typ publikacji: RK
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.


36/53
Nr opisu: 0000016197
Tytuł oryginału: Kodowanie wzorców kolumn zorientowane na realizację w strukturach typu PAL
Autorzy: Dariusz Kania, Adam Milik, Józef Kulisz, Robert Czerwiński.
¬ródło: -Elektronika 2005 R. 46 nr 11, s. 41-44, bibliogr. 15 poz.
p-ISSN: 0033-2089
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.2411
Dostęp on-line:


37/53
Nr opisu: 0000021680
Tytuł oryginału: Modele dekompozycji przeznaczone dla struktur matrycowych.
Autorzy: Dariusz Kania, Józef Kulisz, Adam Milik, Robert Czerwiński.
¬ródło: W: Reprogramowalne układy cyfrowe. RUC'2005. Materiały VIII krajowej konferencji naukowej, Szczecin, 12-13 maja 2005. [Politechnika Szczecińska. Wydział Informatyki]. Szczecin : Pracownia Poligraficzna Wydziału Informatyki Politechniki Szczecińskiej, 2005, s. 77-84
Typ publikacji: RK
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.


38/53
Nr opisu: 0000010631
Tytuł oryginału: PLC software development supported by utilising a simulator program block.
Autorzy: Józef Kulisz.
¬ródło: W: Proceedings of IFAC Workshop on Programmable Devices and Systems. PDS 2004, Cracow, November 18th -19th, 2004. [Gliwice] : [Instytut Elektroniki. Wydział Automatyki, Elektroniki i Informatyki Politechniki ¦l±skiej], [2004], s. 121-125, bibliogr. 3 poz.
ISBN: 83-908409-8-7
Organizator: Institute of Electronics. Faculty of Automatic Control, Electronics and Computer Science. Silesian University of Technology. Gliwice [i in.]
Słowa kluczowe polskie: sterowanie procesami przemysłowymi ; programowalny sterownik logiczny ; diagnostyka programu ; debugowanie ; symulacja ; symulator procesów ; inżynieria oprogramowania ; wydajno¶ć oprogramowania
Słowa kluczowe angielskie: industrial control ; programmable logic controller ; program diagnostics ; debugging ; simulation ; process simulator ; software engineering ; software productivity
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. 111563


39/53
Nr opisu: 0000006305
Tytuł oryginału: A comparative analysis of continuous- and discrete-time field programmable analogue arrays.
Autorzy: Adam** Błaszkowski, Władysław** Ci±żyński, M. Garlicki, Józef Kulisz.
¬ródło: W: Programmable devices and systems 2003. (PDS 2003). A proceedings volume from the 6th IFAC Workshop, Ostrava, Czech Republik, 11-13 February 2003. Ed. by: V. Srovnal, K. Vlcek. Oxford : Pergamon Press, 2003, s. 183-188, bibliogr. 9 poz.
ISBN: 008 044130 0
Organizator: Department of Measurement and Control. Faculty of Electrical Engineering and Computer Science. VSB Technical University of Ostrava. Czech Republik
Słowa kluczowe polskie: analogowe projektowanie obwodów ; projektowanie komputerowe ; programowalna matryca analogowa ; układ scalony ; sygnał próbkuj±cy
Słowa kluczowe angielskie: analog circuits design ; computer design ; Field Programmable Analog Array ; integrated circuit ; sampled-data signal ; solid state cells
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. B. zak. Au3 9644


40/53
Nr opisu: 0000098320
Tytuł oryginału: A comparative analysis of continuous- and discrete-time field programmable analogue arrays.
Autorzy: Adam** Błaszkowski, Władysław** Ci±żyński, M. Garlicki, Józef Kulisz.
¬ródło: W: IFAC Workshop on Programmable Devices and Systems. PDS 2003, Ostrava, Czech Republik, February 11th-13th, 2003. Preprints. Ostrava : VSB - Technicka univerzita Ostrava, 2003, s. 190-195, bibliogr. 9 poz.
Organizator: Department of Measurement and Control. Faculty of Electrical Engineering and Computer Science. VSB - Technical University of Ostrava. Czech Republic, Institute of Electronics. Silesian Technical University. Gliwice. Poland
Słowa kluczowe polskie: układ analogowy ; komputerowe wspomaganie projektowania układów ; programowalna matryca analogowa ; układ sygnałów mieszanych ; sygnał próbkuj±cy
Słowa kluczowe angielskie: analog circuit ; computer aided circuits design ; Field Programmable Analog Array ; integral circuit ; mixed signal circuit ; sampled-data signal ; solid state cells
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.


41/53
Nr opisu: 0000013204
Tytuł oryginału: Modyfikacja opisu widmowego układów dyskretnych przetwarzaj±cych sygnały analogowe. Rozprawa doktorska.
Autorzy: Józef Kulisz.
Miejsce i rok obrony: Gliwice, 2003
Opis fizyczny: , 161 s., [1] k. tabl., bibliogr. 78 poz.
Uczelnia i wydział: Politechnika ¦l±ska. Wydział Automatyki, Elektroniki i Informatyki.
Promotor: dr hab. inż. Zdzisław** Filus
Słowa kluczowe polskie: układ scalony ; układ cyfrowy ; przetwarzanie sygnałów ; sygnał analogowy ; sygnał cyfrowy ; sygnał dyskretny ; mikroelektronika ; układ hybrydowy
Słowa kluczowe angielskie: integrated circuit ; digital circuit ; signal processing ; analog signal ; digital signal ; discrete signal ; microelectronics ; hybrid system
Typ publikacji: D
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. Cz.Ab. R-3731
Dostęp BCP¦:


42/53
Nr opisu: 0000000038
Tytuł oryginału: Laboratorium podstaw techniki cyfrowej. Praca zbiorowa. Pod red. A. Hławiczki.
Autorzy: Tomasz Garbolino, Krzysztof* Gucwa, Andrzej** Hławiczka, Dariusz Kania, Jerzy* Kardaszewicz, Józef Kulisz, Adam** Morawiec.
Adres wydawniczy: Gliwice : Wydaw. Politechniki ¦l±skiej, 2002
Opis fizyczny: , 274 s., bibliogr.
Uwagi: Skrypt nr 2297
Typ publikacji: P
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.


43/53
Nr opisu: 0000000847
Tytuł oryginału: Adaptive current filters using FPAAS.
Autorzy: Adam** Błaszkowski, Władysław** Ci±żyński, M. Garlicki, Józef Kulisz.
¬ródło: W: IFAC Workshop on Programmable Devices and Systems. PDS 2001, Gliwice, November 22nd - 23rd, 2001. Preprints. [B.m.] : [b.w.], [2001], s. 224-229, bibliogr. 10 poz.
Organizator: Institute of Electronics. Silesian University of Technology. Gliwice, Poland [i in.]
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. Cz.01 107809


44/53
Nr opisu: 0000002653
Tytuł oryginału: Describing output signal spectra of SC circuits by means of various sampling functions.
Autorzy: Józef Kulisz.
¬ródło: W: Proceedings of the International Conference on Signals and Electronic Systems. ICSES'2001, ŁódĽ, Poland [18-21 September 2001]. Ed. by P. Strumiłło. ŁódĽ : [CMYK Studio Poligrafii i Reklamy], 2001, s. 321-326, bibliogr. 6 poz.
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. Cz.01 107431


45/53
Nr opisu: 0000004859
Tytuł oryginału: Laboratorium podstaw techniki cyfrowej. Praca zbiorowa. Pod red. A. Hławiczki.
Autorzy: Tomasz Garbolino, Krzysztof* Gucwa, Andrzej** Hławiczka, Dariusz Kania, Jerzy* Kardaszewicz, Józef Kulisz, Adam** Morawiec.
Adres wydawniczy: Gliwice : Wydaw. Politechniki ¦l±skiej, 2001
Opis fizyczny: , 274 s., bibliogr.
Uwagi: Skrypt nr 2261
Typ publikacji: P
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.


46/53
Nr opisu: 0000003103
Tytuł oryginału: A generalization of frequency description of SC/SI circuits with periodically time-variant topology.
Autorzy: Józef Kulisz.
¬ródło: W: Proceedings of the International Conference on Signals and Electronic Systems. ICSES '2000, Ustroń, Poland, 17-20 October 2000. [Gliwice] : [Institute of Electronics Silesian University of Technology], [2000], s. 349-354, bibliogr. 9 poz.
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. Cz.01 106346


47/53
Nr opisu: 0000002075
Tytuł oryginału: Opis widmowy wielofazowych układów z przeł±czanymi pojemno¶ciami
Autorzy: Józef Kulisz.
¬ródło: -Elektronika 2000 R. 41 nr 5, s. 17-21, bibliogr. 7 poz.
p-ISSN: 0033-2089
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.2411


48/53
Nr opisu: 0000005320
Tytuł oryginału: Implementacja sekwencyjnych algorytmów sterowania w sterownikach programowalnych SIMATIC bez użycia SFC
Autorzy: Józef Kulisz.
¬ródło: -Szybkobież. Pojaz. G±sien. 1999 nr 12, s. 125-135, bibliogr. 4 poz.
p-ISSN: 0860-8369
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l.


49/53
Nr opisu: 0000039794
Tytuł oryginału: Modele układów maszyna - operator w ograniczaniu oddziaływania drgań wzbudzanych ruchem przerywanym. Praca zbiorowa. Pod red. Józefa Wojnarowskiego.
Autorzy: Andrzej Buchacz, Jerzy ¦wider, Andrzej** Nowak, Jan Władysław** Adamczyk, Remigiusz** Ćwik, B. Harazin, Władysław** Kaliński, Tadeusz** Koprowski, Wojciech** Pillich, Józef Kulisz, Jerzy Margielewicz, Leszek* Żochowski.
Adres wydawniczy: Gliwice : Katedra Mechaniki Robotów i Maszyn Politechniki ¦l±skiej, 1999
Opis fizyczny: , 206 s., bibliogr. 183 poz.
Typ publikacji: M
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.


50/53
Nr opisu: 0000025955
Tytuł oryginału: Wielokanałowy rejestror do monitorowania faz działania maszyn roboczych na bazie komputera IBM PC.
Autorzy: Józef** Wojnarowski, Władysław** Kaliński, Józef Kulisz.
¬ródło: W: Problemy rozwoju maszyn roboczych. XI Konferencja naukowa, Gliwice-Zakopane, 19-23 stycznia 1998. Materiały konferencyjne. Z. 2. Komitet Budowy Maszyn PAN. Sekcja Podstaw Konstrukcji. Sekcja Podstaw Eksploatacji [i in.]. Gliwice : Wydaw. Katedry Mechaniki Robotów i Maszyn Politechniki ¦l±skiej, 1998, s. 413-420, bibliogr. 7 poz.
Typ publikacji: RK
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. MgCzO 103840, Mg 109790


51/53
Nr opisu: 0000037037
Tytuł oryginału: Modelling microcontrollers with VHDL language.
Autorzy: M. Jaklewicz, Andrzej Pułka, Józef Kulisz, Wojciech* Sakowski, Benedykt* Nowak.
¬ródło: W: Programmable devices and systems. PDS'95. International conference, Gliwice, Poland, 9-10.11.95. Conference proceedings. [B.m.] : [b.w.], 1995, s. 95-102, bibliogr. 6 poz.
Organizator: Institute of Electronics. Silesian Technical University of Gliwice, Polish Section IEEE
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. MgCzO 103530


52/53
Nr opisu: 0000043438
Tytuł oryginału: Opis częstotliwo¶ciowy układów z przeł±czanymi pojemno¶ciami
Autorzy: Józef Kulisz.
¬ródło: -Elektronika 1994 R. 35 nr 9, s. 15-21, bibliogr. 4 poz.
p-ISSN: 0033-2089
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.2411


53/53
Nr opisu: 0000043560
Tytuł oryginału: Współczesne metody projektowania układów cyfrowych
Autorzy: Józef Kulisz.
¬ródło: -Zesz. Nauk. P¦l., Elektron. 1994 z. 3, s. 183-195, bibliogr. 9 poz.
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.4474
Informacje o dostępie open-access: open-access-licence: OTHER
Dostęp BCP¦:


stosuj±c format:
Nowe wyszukiwanie