Wynik wyszukiwania
Zapytanie: FPGA
Liczba odnalezionych rekordów: 134



Przej¶cie do opcji zmiany formatu | Wy¶wietlenie wyników w wersji do druku | Pobranie pliku do edytora | Przesłanie wyników do modułu analizy | excel | Nowe wyszukiwanie
1/134
Nr opisu: 0000136247
Tytuł oryginału: FPGA-oriented LDPC decoder for cyber-physical systems
Autorzy: Mateusz Kuc, Wojciech Sułek, Dariusz Kania.
¬ródło: -Mathematics 2020 vol. 8 iss. 5, s. 1-15, bibliogr. 24 poz.
Impact Factor: 1.747
Punktacja MNiSW: 20.000
p-ISSN: 2227-7390
e-ISSN: 2227-7390
DOI:
Słowa kluczowe polskie: system cyber-fizyczny ; LDPC ; QC-LDPC ; FPGA ; Min-Sun ; znormalizowana suma minimalna ; rozproszony system sterowania ; Token Ring
Słowa kluczowe angielskie: cyber-physical system ; LDPC ; QC-LDPC ; FPGA ; Min-Sum ; normalized min-sum ; distributed control system ; Token Ring
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Informacje o dostępie open-access: open-access-text-version: FINAL_PUBLISHED open-access-licence: CC-BY open-access-release-time: AT_PUBLICATION open-access-article-mode: OPEN_JOURNAL
Dostęp on-line:


2/134
Nr opisu: 0000138290
Tytuł oryginału: Low power QC-LDPC decoder based on token ring architecture
Autorzy: Mateusz Kuc, Wojciech Sułek, Dariusz Kania.
¬ródło: -Energies 2020 vol. 13 iss. 23, s. 1-18, bibliogr. 46 poz.
Impact Factor: 2.702
Punktacja MNiSW: 140.000
e-ISSN: 1996-1073
DOI:
Słowa kluczowe polskie: LDPC ; QC-LDPC ; FPGA ; Min-Sum ; rozproszony system sterowania ; Token Ring ; dekoder czę¶ciowo równoległy
Słowa kluczowe angielskie: LDPC ; QC-LDPC ; FPGA ; distributed control ; Token Ring ; partially-parallel decoder
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Informacje o dostępie open-access: open-access-text-version: FINAL_PUBLISHED open-access-licence: CC-BY open-access-release-time: AT_PUBLICATION open-access-article-mode: OPEN_JOURNAL
Dostęp on-line:


3/134
Nr opisu: 0000133754
Tytuł oryginału: Measurement of the PMSM current with a current transducer with DSP and FPGA
Autorzy: Tomasz Rudnicki.
¬ródło: -Energies 2020 vol. 13 iss. 1, art. no. 209 s. 1-16, bibliogr. 20 poz.
Impact Factor: 2.702
Punktacja MNiSW: 140.000
e-ISSN: 1996-1073
DOI:
Słowa kluczowe polskie: silnik synchroniczny wzbudzany magnesami trwałymi ; PMSM ; cyfrowy procesor sygnałowy ; DSP ; pomiar ; przetwornik pr±dowy ; przetwornik analogowo-cyfrowy ; ADC ; FPGA
Słowa kluczowe angielskie: permanent magnet synchronous motor ; PMSM ; digital signal processor ; DSP ; measurement ; current transducer ; analog-to-digital converter ; ADC ; Field Programmable Gate Array ; FPGA
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Informacje o dostępie open-access: open-access-text-version: FINAL_PUBLISHED open-access-licence: CC-BY open-access-release-time: AT_PUBLICATION open-access-article-mode: OPEN_JOURNAL
Dostęp on-line:


4/134
Nr opisu: 0000138808
Tytuł oryginału: PLC implementation in the form of a System-on-a-Chip
Autorzy: P. Mazur, Robert Czerwiński, Mirosław Chmiel.
¬ródło: -Bull. Pol. Acad. Sci., Tech. Sci. 2020 vol. 68 no. 6, s. 1263-1273, bibliogr. 29 poz.
Impact Factor: 1.385
Punktacja MNiSW: 100.000
p-ISSN: 0239-7528
e-ISSN: 2300-1917
DOI:
Słowa kluczowe polskie: PLC ; FPGA ; IEC 61131-3 ; AMBA ; APB
Słowa kluczowe angielskie: PLC ; FPGA ; IEC 61131-3 ; AMBA ; APB
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Informacje o dostępie open-access: open-access-text-version: FINAL_PUBLISHED open-access-licence: CC-BY-NC-ND open-access-release-time: AT_PUBLICATION open-access-article-mode: OPEN_JOURNAL
Dostęp on-line:


5/134
Nr opisu: 0000137552
Tytuł oryginału: Porting wire-grid MoM framework to reconfigurable computing technology
Autorzy: Tomasz Topa.
¬ródło: -IEEE Antennas Wirel. Propag. Lett. 2020 vol. 19 iss. 9, s. 1630-1633, bibliogr. 27 poz.
Impact Factor: 3.726
Punktacja MNiSW: 140.000
p-ISSN: 1536-1225
DOI:
Słowa kluczowe polskie: tablica bramek programowalna przez użytkownika ; FPGA ; procesor graficzny ; GPU ; metoda obrazów ; metoda momentów ; MoM ; równoległo¶ć ruroci±gów
Słowa kluczowe angielskie: field-programmable gate arrays ; FPGA ; graphics processing unit ; GPU ; method of images ; method of moments ; MoM ; pipeline parallelism
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


6/134
Nr opisu: 0000137023
Tytuł oryginału: Sprzętowa implementacja nieregularnego dekodera QC-LDPC w strukturze FPGA
Tytuł w wersji angielskiej: Hardware implementation of the C-LDPC decoder in the FPGA structure
Autorzy: Mateusz Kuc, Wojciech Sułek, Dariusz Kania.
¬ródło: -Prz. Elektrot. 2020 R. 96 nr 9, s. 16-20, bibliogr. 18 poz.
Punktacja MNiSW: 20.000
p-ISSN: 0033-2097
e-ISSN: 2449-9544
DOI:
Słowa kluczowe polskie: QC-LDPC ; FPGA ; Min-Sum ; znormalizowany Min-Sum ; 802.11 ad ; 802.16e ; WiGig ; WiMax
Słowa kluczowe angielskie: QC-LDPC ; FPGA ; Min-Sum ; normalized min-sum ; 802.11 ad ; 802.16e ; WiGig ; WiMax
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.677
Informacje o dostępie open-access: open-access-text-version: FINAL_PUBLISHED open-access-licence: OTHER open-access-release-time: AT_PUBLICATION open-access-article-mode: OPEN_JOURNAL
Dostęp on-line:


7/134
Nr opisu: 0000128057
Tytuł oryginału: FPGA-based implementation of bistable function blocks defined in the IEC 61131
Autorzy: Mirosław Chmiel.
¬ródło: -Microprocess. Microsyst. 2019 vol. 65, s. 37-46, bibliogr. 27 poz.
Impact Factor: 1.161
Punktacja MNiSW: 40.000
p-ISSN: 0141-9331
e-ISSN: 1872-9436
DOI:
Słowa kluczowe polskie: programowalny sterownik logiczny ; PLC ; IEC 61131 ; język programowania ; FPGA ; bistabilny blok funkcyjny
Słowa kluczowe angielskie: programmable logic controller ; PLC ; IEC 61131 ; programming language ; field programmable gate arrays ; FPGA ; bistable function block
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


8/134
Nr opisu: 0000134056
Tytuł oryginału: On SFC low power hardware implementation in FPGAs
Autorzy: Adam Milik, Edward** Hrynkiewicz.
¬ródło: -IFAC-PapersOnLine 2019 vol. 52 iss. 27, s. 62-67, bibliogr. 15 poz.
Uwagi: Zawiera materiały z: 16th IFAC Conference on Programmable Devices and Embedded Systems PDES 2019, High Tatras, Slovakia, 29-31 October 2019
Punktacja MNiSW: 20.000
e-ISSN: 2405-8963
DOI:
Słowa kluczowe polskie: schemat SFC ; schemat drabinkowy ; FPGA ; harmonogram operacji ; odwzorowanie technologiczne ; projektowanie ukierunkowane na redukcję pobieranej energii
Słowa kluczowe angielskie: SFC ; LD ; FPGA ; scheduling ; mapping ; power aware design
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


9/134
Nr opisu: 0000128750
Tytuł oryginału: Sprzętowa implementacja dekodera LDPC w strukturze FPGA
Tytuł w wersji angielskiej: Hardware implementation of the LDPC decoder in the FPGA structure
Autorzy: Mateusz Kuc, Wojciech Sułek, Dariusz Kania.
¬ródło: -Prz. Elektrot. 2019 R. 95 nr 3, s. 58-62, bibliogr. 18 poz.
Punktacja MNiSW: 20.000
p-ISSN: 0033-2097
e-ISSN: 2449-9544
DOI:
Słowa kluczowe polskie: kod LDPC ; FPGA ; Min-Sun ; implementacja sprzętowa
Słowa kluczowe angielskie: LPDC ; FPGA ; Min-Sum ; hardware implementation
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.677
Informacje o dostępie open-access: open-access-text-version: FINAL_PUBLISHED open-access-licence: OTHER open-access-release-time: AT_PUBLICATION open-access-article-mode: OPEN_JOURNAL
Dostęp on-line:


10/134
Nr opisu: 0000125318
Tytuł oryginału: Hardware mapping strategies of PLC programs in FPGAs.
Autorzy: Adam Milik, Edward** Hrynkiewicz.
¬ródło: W: 15th IFAC Conference on Programmable Devices and Embedded Systems. PDeS 2018, Ostrava, Czech Republic, 23-25 May 2018. Ed. by Zdenek Slanina. Amsterdam : Elsevier, 2018, s. 131-137, bibliogr. 26 poz.
Seria: (IFAC-PapersOnLine ; vol. 51, iss. 6 2405-8963)
Punktacja MNiSW: 15.000
Liczba arkuszy wydawniczych: 0,9
Bazy indeksuj±ce publikację: Scopus; Web of Science
DOI:
Słowa kluczowe polskie: PLC ; LD ; IL ; SFC ; FPGA ; harmonogramowanie ; odwzorowanie technologiczne ; przetwarzanie potokowe ; współdzielenie zasobów
Słowa kluczowe angielskie: PLC ; LD ; IL ; SFC ; FPGA ; scheduling ; mapping ; pipelining ; resource sharing
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


11/134
Nr opisu: 0000121224
Tytuł oryginału: Multiple-Core PLC CPU implementation and programming
Autorzy: Adam Milik.
¬ródło: -J. Circuits, Syst. Comput. 2018 vol. 27 no. 10, art. 1850162 s. 1-7
Impact Factor: 0.939
Punktacja MNiSW: 15.000
p-ISSN: 0218-1266
e-ISSN: 1793-6454
DOI:
Słowa kluczowe polskie: PLC ; LD ; IL ; SFC ; FPGA ; kompilator ; optymalizacja programu steruj±cego ; programowanie ; wykres przepływu danych ; obliczenia równoległe ; procesor wielordzeniowy
Słowa kluczowe angielskie: PLC ; LD ; IL ; SFC ; FPGA ; compiler ; control program optimization ; programming ; data flow graph ; parallel computation ; multiple-core CPU
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.


12/134
Nr opisu: 0000127513
Tytuł oryginału: Projekt i wykonanie stanowiska badawczego sensora dalekiej podczerwieni.
Tytuł w wersji angielskiej: Design and implemetation of laboratory stand for research on far infrared sensor
Autorzy: Jan Kwiatkowski.
¬ródło: W: Automatyzacja procesów dyskretnych. Teoria i zastosowania. T. 2. Pod red. Andrzeja ¦wierniaka i Jolanty Krystek. Gliwice : Wydaw. Politechniki ¦l±skiej, 2018, s. 131-138, bibliogr. 13 poz.
ISBN: 978-83-7880-566-3
Punktacja MNiSW: 20.000
Liczba arkuszy wydawniczych: 0,5
Słowa kluczowe polskie: stanowisko badawcze ; sensor dalekiej podczerwieni ; kamera termowizyjna ; FPGA
Słowa kluczowe angielskie: experimental stand ; far infrared sensor ; infrared camera ; FPGA
Typ publikacji: U
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


13/134
Nr opisu: 0000122245
Tytuł oryginału: Strategy of logic synthesis using MTBDD dedicated to FPGA
Autorzy: Adam Opara, Marcin Kubica, Dariusz Kania.
¬ródło: -Integration 2018 vol. 62, s. 142-158, bibliogr. 51 poz.
Impact Factor: 1.150
Punktacja MNiSW: 20.000
p-ISSN: 0167-9260
DOI:
Słowa kluczowe polskie: dekompozycja ; MTBDD ; mapowanie technologii ; FPGA
Słowa kluczowe angielskie: decomposition ; MTBDD ; technology mapping ; FPGA
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


14/134
Nr opisu: 0000127095
Tytuł oryginału: Synteza programów sterowania implementowanych w układach FPGA.
Tytuł w wersji angielskiej: Control program synthesis implemented in FPGAs
Autorzy: Adam Milik.
Adres wydawniczy: Gliwice : Wydaw. Politechniki ¦l±skiej, 2018
Opis fizyczny: , 236 s., bibliogr. 201 poz.
ISBN: 978-83-7880-581-6
Seria: (Monografia ; [Politechnika ¦l±ska] nr 744)
Punktacja MNiSW: 80.000
Liczba arkuszy wydawniczych: 17
Słowa kluczowe polskie: FPGA ; optymalizacja sterowania ; EDFG ; odwzorowanie technologiczne ; sterownik przemysłowy
Słowa kluczowe angielskie: FPGA ; control optimization ; EDFG ; technological mapping ; industrial controller
Typ publikacji: M
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l.


15/134
Nr opisu: 0000125325
Tytuł oryginału: Technology mapping of multi-output function into LUT-based FPGA.
Autorzy: Marcin Kubica, Adam Milik, Dariusz Kania.
¬ródło: W: 15th IFAC Conference on Programmable Devices and Embedded Systems. PDeS 2018, Ostrava, Czech Republic, 23-25 May 2018. Ed. by Zdenek Slanina. Amsterdam : Elsevier, 2018, s. 107-112, bibliogr. 24 poz.
Seria: (IFAC-PapersOnLine ; vol. 51, iss. 6 2405-8963)
Punktacja MNiSW: 15.000
Liczba arkuszy wydawniczych: 0,5
Bazy indeksuj±ce publikację: Scopus; Web of Science
DOI:
Słowa kluczowe polskie: FPGA ; SMTBDD ; układ kombinacyjny ; dekompozycja ; synteza logiczna
Słowa kluczowe angielskie: FPGA ; SMTBDD ; combinational circuit ; decomposition ; logic synthesis
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


16/134
Nr opisu: 0000129419
Tytuł oryginału: Zastosowanie Metody Elementów Skończonych Czasu Rzeczywistego w symulacji hybrydowej. Rozprawa doktorska.
Autorzy: Waldemar Mucha.
Miejsce i rok obrony: Gliwice, 2018
Opis fizyczny: , 131 k., bibliogr. 177 poz.
Uczelnia i wydział: Politechnika ¦l±ska. Wydział Mechaniczny Technologiczny.
Promotor: dr hab. inż. Wacław Ku¶
Słowa kluczowe polskie: symulacja hybrydowa ; Metoda Elementów Skończonych Czasu Rzeczywistego ; redukcja modelu ; superpozycja modalna ; kondensacja dynamiczna ; metamodelowanie ; sztuczna sieć neuronowa ; FPGA
Słowa kluczowe angielskie: hybrid simulation ; real time finite element method ; model reduction ; modal superposition technique ; dynamic condensation ; metamodelling ; artificial neural network ; FPGA
Typ publikacji: D
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. R-5568+CD
Dostęp BCP¦:


17/134
Nr opisu: 0000119270
Tytuł oryginału: Application of System on Chip (SoC) devices for the design of a smoke detector working with megapixel image streams.
Autorzy: Wiesław Pamuła, Maciej Sajkowski, Tomasz Stenzel, Jarosław Michalak, Grzegorz Baron, Bartłomiej* Szady.
¬ródło: W: 22nd International Conference on Methods and Models in Automation and Robotics. MMAR 2017, 28-31 August 2017, Międzyzdroje, Poland. Piscataway : Institute of Electrical and Electronics Engineers, 2017, s. 263-268, bibliogr. 23 poz.
ISBN: 978-1-5090-6766-4978-1-5386-2402-9
Organizator: Faculty of Electrical Engineering. West Pomeranian University of Technology. Szczecin
Punktacja MNiSW: 15.000
Liczba arkuszy wydawniczych: 0,5
Bazy indeksuj±ce publikację: IEEE Xplore; INSPEC; Scopus; Web of Science
DOI:
Słowa kluczowe polskie: SoC ; przetwarzanie obrazów ; obraz wysokiej rozdzielczo¶ci ; FPGA ; DSP ; wykrywanie dymu
Słowa kluczowe angielskie: SoC ; image processing ; high resistance image ; FPGA ; DSP ; smoke detection
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


18/134
Nr opisu: 0000116296
Tytuł oryginału: Area-oriented technology mapping for LUT-based logic blocks
Autorzy: Marcin Kubica, Dariusz Kania.
¬ródło: -Int. J. Appl. Math. Comput. Sci. 2017 vol. 27 iss. 1, s. 207-222, bibliogr.
Impact Factor: 1.694
Punktacja MNiSW: 25.000
p-ISSN: 1641-876X
DOI:
Słowa kluczowe polskie: SMTBDD ; FPGA ; synteza ; dekompozycja
Słowa kluczowe angielskie: SMTBDD ; FPGA ; synthesis ; decomposition
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. 4454
Informacje o dostępie open-access: open-access-text-version: FINAL_PUBLISHED open-access-licence: CC-BY-NC-ND open-access-release-time: AT_PUBLICATION open-access-article-mode: OPEN_JOURNAL
Dostęp on-line:


19/134
Nr opisu: 0000120868
Tytuł oryginału: FPGA implementation of bit controller in double-tick architecture.
Autorzy: Michał Kobyłecki, Dariusz Kania.
¬ródło: W: Proceedings of the International Conference of Computational Methods in Sciences and Engineering. ICCMSE 2017, Thessaloniki, Greece, 21-25 April 2017. Eds. T. E. Simos, T. Monovasilis, Z. Kalogiratou. Melville : American Institute of Physics, 2017, art. no. 120008, bibliogr. 9 poz.
ISBN: 978-073541596-6
Seria: (AIP Conference Proceedings ; vol. 1906, iss. 1 0094-243X)
Punktacja MNiSW: 15.000
Bazy indeksuj±ce publikację: Scopus; Web of Science
DOI:
Słowa kluczowe polskie: FPGA ; implementacja sprzętu komputerowego ; sterownik logiczny ; synteza logiczna ; PLC ; logika programowalna
Słowa kluczowe angielskie: FPGA ; hardware implementation ; logic controller ; logic synthesis ; PLC ; programmable logic
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.


20/134
Nr opisu: 0000117984
Tytuł oryginału: FPGA support in hybrid simulation using finite element method.
Autorzy: Waldemar Mucha, Wacław Ku¶.
¬ródło: W: Mechatronic systems and materials VIII. Selected, peer reviewed papers from the 12th International Conference Mechatronic Systems and Materials MSM'2016, July 3-8, 2016, Bialystok, Poland. Ed. by Zdzisław Gosiewski and Zbigniew Kulesza. Stafa-Zurich : Trans Tech Publications, 2017, s. 105-112, bibliogr. 10 poz.
ISBN: 978-3-0357-1167-7978-3-0357-3167-5
Seria: (Solid State Phenomena ; vol. 260 1662-9779)
Liczba arkuszy wydawniczych: 0,5
Bazy indeksuj±ce publikację: Scopus
DOI:
Słowa kluczowe polskie: metoda elementów skończonych ; FPGA ; hardware-in-the-loop ; symulacja hybrydowa ; obliczenia czasu rzeczywistego
Słowa kluczowe angielskie: finite element method ; FPGA ; hardware-in-the-loop ; hybrid simulation ; real time computations
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.


21/134
Nr opisu: 0000106854
Tytuł oryginału: An IEC 61131-3-based PLC implemented by means of an FPGA
Autorzy: Mirosław Chmiel, Józef Kulisz, Robert Czerwiński, A. Krzyżyk, M. Rosół, Patryk* Smolarek.
¬ródło: -Microprocess. Microsyst. 2016 vol. 44, s. 28-37, bibliogr. 37 poz.
Impact Factor: 1.025
Punktacja MNiSW: 20.000
p-ISSN: 0141-9331
e-ISSN: 1872-9436
DOI:
Słowa kluczowe polskie: programowalny sterownik logiczny ; EN 61131-3 ; jednostka centralna ; jednostka arytmetyczno-logiczna ; arytmetyka zmiennoprzecinkowa ; FPGA
Słowa kluczowe angielskie: programmable logic controller ; EN 61131-3 ; central processing unit ; arithmetic and logic unit ; floating-point arithmetic ; Field Programmable Gate Array
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


22/134
Nr opisu: 0000112474
Tytuł oryginału: Decomposition time effectiveness for various synthesis strategies dedicated to FPGA structures.
Autorzy: Marcin Kubica, Dariusz Kania, Adam Opara.
¬ródło: W: Proceedings of the International Conference of Computational Methods in Sciences and Engineering. ICCMSE 2016, Athens, Greece, 17-20 March 2016. Eds. Theodore E. Simos, Zacharoula Kalogiratou, Theodore Monovasilis. Melville : American Institute of Physics, 2016, 030005-1-030005-4, bibliogr. 11 poz.
ISBN: 978-0-7354-1454-9
Seria: (AIP Conference Proceedings ; vol. 1790 0094-243X)
Liczba arkuszy wydawniczych: 0,5
Bazy indeksuj±ce publikację: Web of Science
DOI:
Słowa kluczowe polskie: synteza logiczna ; dekompozycja ; partycjonowanie ; FPGA
Słowa kluczowe angielskie: logic synthesis ; decomposition ; partitioning ; FPGA
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


23/134
Nr opisu: 0000116528
Tytuł oryginału: Distributed PLC based on multicore CPUs - architecture and programming.
Autorzy: Adam Milik, Edward** Hrynkiewicz.
¬ródło: W: 14th IFAC Conference on Programmable Devices and Embedded Systems. PDES 2016 Brno, Czech Republic, 5-7 October 2016. Ed. by Zdenek Bradac. Amsterdam : Elsevier, 2016, s. 1-7, bibliogr. 23 poz.
Seria: (IFAC-PapersOnLine ; vol. 49, iss. 25 2405-8963)
Liczba arkuszy wydawniczych: 0,5
Bazy indeksuj±ce publikację: Web of Science; Scopus
DOI:
Słowa kluczowe polskie: PLC ; FD ; SFC ; kompilator ; system dystrybucji ; system sterowania ; MIMD ; FPGA
Słowa kluczowe angielskie: PLC ; LD ; SFC ; compiler ; distributed system ; control network ; MIMD ; FPGA
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


24/134
Nr opisu: 0000112464
Tytuł oryginału: Double-tick realization of binary control program.
Autorzy: M. Kobylecki, Dariusz Kania.
¬ródło: W: Proceedings of the International Conference of Computational Methods in Sciences and Engineering. ICCMSE 2016, Athens, Greece, 17-20 March 2016. Eds. Theodore E. Simos, Zacharoula Kalogiratou, Theodore Monovasilis. Melville : American Institute of Physics, 2016, 030009-1-030009-4, bibliogr. 9 poz.
ISBN: 978-0-7354-1454-9
Seria: (AIP Conference Proceedings ; vol. 1790, iss. 1 0094-243X)
Liczba arkuszy wydawniczych: 0,2
Bazy indeksuj±ce publikację: Web of Science
DOI:
Słowa kluczowe polskie: sterownik logiczny ; PLC ; logika programowalna ; FPGA
Słowa kluczowe angielskie: logic controller ; PLC ; programmable logic ; FPGA
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Informacje o dostępie open-access: open-access-licence: OTHER
Dostęp on-line:


25/134
Nr opisu: 0000111709
Tytuł oryginału: FPGA-based two-processor CPU for PLC.
Autorzy: Mirosław Chmiel, W. Kloska, Dariusz Polok, J. Mocha.
¬ródło: W: 2016 International Conference on Signals and Electronic Systems (ICSES), Kraków, Poland, 5-7 September 2016. Eds.: Witold Machowski and Jacek Stępień. Piscataway : IEEE, 2016, s. 247-252, bibliogr. 21 poz.
ISBN: 978-1-5090-2667-8
Liczba arkuszy wydawniczych: 0,3
Bazy indeksuj±ce publikację: Web of Science
DOI:
Słowa kluczowe polskie: FPGA ; jednostka centralna ; programowalny sterownik logiczny ; język programowania ; lista instrukcji ; logika programowalna
Słowa kluczowe angielskie: Field Programmable Gate Array ; central processing unit ; programmable logic controller ; programming language ; instruction List ; programmable logic
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


26/134
Nr opisu: 0000111834
Tytuł oryginału: IEC 6131-3 compliant PLC structure based on FPGA multi-core solution.
Autorzy: Piotr Chodorowski, Mirosław Chmiel.
¬ródło: W: 2016 International Conference on Signals and Electronic Systems (ICSES), Kraków, Poland, 5-7 September 2016. Eds.: Witold Machowski and Jacek Stępień. Piscataway : IEEE, 2016, s. 237-242, bibliogr. 20 poz.
ISBN: 978-1-5090-2667-8
Liczba arkuszy wydawniczych: 0,56
Bazy indeksuj±ce publikację: Web of Science
DOI:
Słowa kluczowe polskie: układ steruj±cy ; jednostka centralna ; FPGA ; EN 61131-3 ; programowalny sterownik logiczny
Słowa kluczowe angielskie: control system ; central processing unit ; Field Programmable Gate Array ; EN 61131-3 ; programmable logic controller
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


27/134
Nr opisu: 0000111705
Tytuł oryginału: Multiple core PLC CPU with tight thread synchronization.
Autorzy: Adam Milik, Mirosław Chmiel, Edward** Hrynkiewicz.
¬ródło: W: 2016 International Conference on Signals and Electronic Systems (ICSES), Kraków, Poland, 5-7 September 2016. Eds.: Witold Machowski and Jacek Stępień. Piscataway : IEEE, 2016, s. 253-258, bibliogr. 21 poz.
ISBN: 978-1-5090-2667-8
Liczba arkuszy wydawniczych: 0,3
Bazy indeksuj±ce publikację: Web of Science
DOI:
Słowa kluczowe polskie: architektura wielow±tkowa ; programowalny sterownik logiczny ; CPU ; FPGA
Słowa kluczowe angielskie: multithreaded architecture ; programmable logic controller ; CPU ; FPGA
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


28/134
Nr opisu: 0000105292
Tytuł oryginału: On hardware synthesis and implementation of PLC programs in FPGAs
Autorzy: Adam Milik.
¬ródło: -Microprocess. Microsyst. 2016 vol. 44, s. 2-16, bibliogr. 37 poz.
Impact Factor: 1.025
Punktacja MNiSW: 20.000
p-ISSN: 0141-9331
e-ISSN: 1872-9436
DOI:
Słowa kluczowe polskie: PLC ; FPGA ; DSP48 ; LD ; IL ; SFC ; DFG ; synteza wysokiego poziomu ; synteza logiczna ; układ rekonfigurowalny
Słowa kluczowe angielskie: PLC ; FPGA ; DSP48 ; LD ; IL ; SFC ; DFG ; high level synthesis ; logic synthesis ; reconfigurable hardware
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


29/134
Nr opisu: 0000105918
Tytuł oryginału: On the systematic method of conditional control program execution by a PLC
Autorzy: Adam Milik, Mirosław Chmiel, Edward** Hrynkiewicz.
¬ródło: -Bull. Pol. Acad. Sci., Tech. Sci. 2016 vol. 64 no. 1, s. 161-170, bibliogr. 21 poz.
Impact Factor: 1.156
Punktacja MNiSW: 25.000
p-ISSN: 0239-7528
e-ISSN: 2300-1917
DOI:
Słowa kluczowe polskie: program sterowania ; PLC ; LD ; IL ; FPGA ; kompilator ; optymalizacja programu sterowania ; programowanie sterowników PLC ; graf przepływowy
Słowa kluczowe angielskie: control program ; PLC ; LD ; IL ; FPGA ; compiler ; control program optimization ; PLC programming ; flow graph
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Informacje o dostępie open-access: open-access-licence: CC-BY-NC-ND
Dostęp on-line:


30/134
Nr opisu: 0000100945
Tytuł oryginału: Real time dense motion estimation using FPGA based omnidirectional video acquisition device.
Autorzy: Jan Kwiatkowski, Dawid Sobel, A. Ryt, Mariusz* Domżał, Karol* Jędrasiak, Aleksander Nawrat.
¬ródło: W: Innovative simulation systems. Eds. Aleksander Nawrat, Karol Jędrasiak. Cham : Springer, 2016, s. 87-108, bibliogr. 34 poz.
ISBN: 978-3-319-21117-6978-3-319-21118-3
Seria: (Studies in Systems, Decision and Control ; vol. 33 2198-4182)
Liczba arkuszy wydawniczych: 0,8
DOI:
Słowa kluczowe polskie: kamera dookólna ; przetwarzanie obrazu ; FPGA ; przepływ optyczny ; akceleracja sprzętowa ; estymacja gęsto¶ci ruchu
Słowa kluczowe angielskie: omnidirectional camera ; image processing ; FPGA ; optical flow ; hardware acceleration ; dense motion estimation
Typ publikacji: U
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.


31/134
Nr opisu: 0000106607
Tytuł oryginału: Real time Thermogram enhancement by FPGA-based contrast stretching.
Autorzy: Jan Kwiatkowski, Krzysztof Daniec, K. Jędrasik, Dawid Sobel, Mariusz* Domżał, Aleksander Nawrat.
¬ródło: W: Intelligent information and database systems. 8th Asian Conference, ACIIDS 2016, Da Nang, Vietnam, March 14-16, 2016. Proceedings. Pt. 2. Eds. Ngoc Thanh Nguyen, Bogdan Trawiński, Hamido Fujita, Tzung-Pei Hong. Cham : Springer, 2016, s. 487-496, bibliogr. 12 poz.
ISBN: 978-3-662-49389-2978-3-662-49390-8
Seria: (Lecture Notes in Computer Science ; vol. 9622 0302-9743)
Liczba arkuszy wydawniczych: 0,5
Bazy indeksuj±ce publikację: Scopus; Web of Science
DOI:
Słowa kluczowe polskie: odwzorowanie cieplne ; przetwarzanie wideo w czasie rzeczywistym ; rozci±ganie histogramu ; normalizacja ; FPGA ; przyspieszanie sprzętowe
Słowa kluczowe angielskie: thermal imaging ; real time video processing ; histogram stretching ; normalization ; FPGA ; hardware acceleration
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.


32/134
Nr opisu: 0000106545
Tytuł oryginału: SMTBDD New form of BDD for logic synthesis
Autorzy: Marcin Kubica, Dariusz Kania.
¬ródło: -Int. J. Electron. Telecommun. 2016 vol. 62 no. 1, s. 33-41, bibliogr. 26 poz.
Punktacja MNiSW: 15.000
p-ISSN: 2081-8491
e-ISSN: 2300-1933
DOI:
Słowa kluczowe polskie: synteza logiczna ; SMTBDD ; dekompozycja ; odwzorowanie technologiczne ; FPGA ; układ cyfrowy
Słowa kluczowe angielskie: logic synthesis ; SMTBDD ; decomposition ; technology mapping ; FPGA ; digital circuit
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Informacje o dostępie open-access: open-access-licence: CC-BY-NC-ND
Dostęp on-line:


33/134
Nr opisu: 0000104734
Tytuł oryginału: Soft core processor generated based on the machine code of the application
Autorzy: Adam Ziębiński, Stanisław* ¦wierc.
¬ródło: -J. Circuits, Syst. Comput. 2016 vol. 25 iss. 4, s. 1-14
Impact Factor: 0.481
Punktacja MNiSW: 15.000
p-ISSN: 0218-1266
e-ISSN: 1793-6454
DOI:
Słowa kluczowe polskie: FPGA ; język opisu sprzętu
Słowa kluczowe angielskie: FPGA ; hardware description language ; soft core processor generator ; application-specific instruction processor
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


34/134
Nr opisu: 0000107453
Tytuł oryginału: Wykorzystanie układów FPGA i procesorów sygnałowych do przetwarzania w czasie rzeczywistym obrazów wysokiej rozdzielczo¶ci.
Autorzy: Wiesław Pamuła, Grzegorz Baron, Bartłomiej* Szady, Jarosław Michalak, Maciej Sajkowski, Tomasz Stenzel.
¬ródło: W: Energoelektronika w nauce i dydaktyce. ENiD 2016. XV Sympozjum, Gliwice - Tarnowskie Góry, 12-14 maja 2016. Materiały. Politechnika ¦l±ska. Wydział Elektryczny. Katedra Energoelektroniki, Napędu Elektrycznego i Robotyki. Gliwice : Wydział Elektryczny Politechniki ¦l±skiej, 2016, s. 161-166, bibliogr. 3 poz.
ISBN: 978-83-911058-2-5
Liczba arkuszy wydawniczych: 0,5
Słowa kluczowe polskie: FPGA ; przetwarzanie obrazów ; detektor dymu ; System on Chip
Słowa kluczowe angielskie: FPGA ; image processing ; smoke detector ; System on Chip
Typ publikacji: RK
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.


35/134
Nr opisu: 0000100871
Tytuł oryginału: Acceleration of tests for JPEG2000 encoder verification.
Autorzy: M. Gołek, A. Koczor, Ł. Matoga, P. Z±dek, P. Penkala, Adam* Pawlak.
¬ródło: W: [13th] IFAC Conference on Programmable Devices and Embedded Systems. PDeS 2015, Cracow, May 13th - 14th, 2015. Preprints. [B.m.] : [b.w.], 2015, s. 199-205, bibliogr. 12 poz.
Organizator: Institute of Electronics. Silesian University of Technology. Gliwice. Poland, Department of Cybernetics and Biomedical Engineering. Faculty of Electrical Engineering and Computer Science. VSB Technical University of Ostrava. Ostrava. Czech Republic, Department of Control and Instrumentation. Faculty of Electrical Engineering and Communication. Brno University of Technology. Brno. Czech Republic
Uwagi: Toż na CD-ROM
Liczba arkuszy wydawniczych: 0,3
Słowa kluczowe polskie: weryfikacja rdzenia IP ; platforma emulacyjna ; usuwanie błędów z programu ; FPGA ; symulacja współbieżna
Słowa kluczowe angielskie: IP core verification ; emulation platform ; debugging ; FPGA ; co-simulation
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. Cz.O1 144118 + CD


36/134
Nr opisu: 0000104486
Tytuł oryginału: Acceleration of tests for the JPEG2000 encoder verification
Autorzy: M. Gołek, A. Koczor, Ł. Matoga, P. Z±dek, P. Penkala, Adam* Pawlak.
¬ródło: -IFAC-PapersOnLine 2015 vol. 48 iss. 4, s. 186-192, bibliogr. 12 poz.
Uwagi: Referat wygłoszony na: 13th IFAC and IEEE Conference on Programmable Devices and Embedded Systems - PDES 2015
Punktacja MNiSW: 5.000
Liczba arkuszy wydawniczych: 0,5
e-ISSN: 2405-8963
DOI:
Słowa kluczowe polskie: weryfikacja rdzenia IP ; platforma emulacyjna ; debugowanie ; FPGA ; symulacja współbieżna
Słowa kluczowe angielskie: IP core verification ; emulation platform ; debugging ; FPGA ; co-simulation
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


37/134
Nr opisu: 0000100890
Tytuł oryginału: On PLCs control program hardware implementation selected problems of mapping and scheduling.
Autorzy: Adam Milik.
¬ródło: W: [13th] IFAC Conference on Programmable Devices and Embedded Systems. PDeS 2015, Cracow, May 13th - 14th, 2015. Preprints. [B.m.] : [b.w.], 2015, s. 363-370, bibliogr. 27 poz.
Organizator: Institute of Electronics. Silesian University of Technology. Gliwice. Poland, Department of Cybernetics and Biomedical Engineering. Faculty of Electrical Engineering and Computer Science. VSB Technical University of Ostrava. Ostrava. Czech Republic, Department of Control and Instrumentation. Faculty of Electrical Engineering and Communication. Brno University of Technology. Brno. Czech Republic
Uwagi: Toż na CD-ROM
Liczba arkuszy wydawniczych: 0,4
Słowa kluczowe polskie: PLC ; FPGA ; DSP48 ; LD ; SFC ; DFG ; synteza wysokiego poziomu ; synteza logiczna ; układ rekonfigurowalny
Słowa kluczowe angielskie: PLC ; FPGA ; DSP48 ; LD ; SFC ; DFG ; high level synthesis ; logic synthesis ; reconfigurable hardware
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. Cz.O1 144118 + CD


38/134
Nr opisu: 0000101941
Tytuł oryginału: On PLCs control program hardware implementation selected problems of mapping and scheduling
Autorzy: Adam Milik.
¬ródło: -IFAC-PapersOnLine 2015 vol. 28 iss. 4, s. 354-361, bibliogr.
Uwagi: Referat wygłoszony na: 13th IFAC and IEEE Conference on Programmable Devices and Embedded Systems PDES 2015. Ed. by Adam Milik
Punktacja MNiSW: 5.000
Liczba arkuszy wydawniczych: 0,5
Bazy indeksuj±ce publikację: Scopus
e-ISSN: 2405-8963
DOI:
Słowa kluczowe polskie: PLC ; FPGA ; DSP48 ; LD ; SFC ; DFG ; synteza wysokiego poziomu ; synteza logiczna ; układ rekonfigurowalny ; IL
Słowa kluczowe angielskie: PLC ; FPGA ; DSP48 ; LD ; SFC ; DFG ; high level synthesis ; logic synthesis ; reconfigurable hardware ; IL
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


39/134
Nr opisu: 0000100837
Tytuł oryginału: SMTBDD: new concept of graph for function decomposition.
Autorzy: Marcin Kubica, Dariusz Kania.
¬ródło: W: [13th] IFAC Conference on Programmable Devices and Embedded Systems. PDeS 2015, Cracow, May 13th - 14th, 2015. Preprints. [B.m.] : [b.w.], 2015, s. 61-66, bibliogr. 13 poz.
Organizator: Institute of Electronics. Silesian University of Technology. Gliwice. Poland, Department of Cybernetics and Biomedical Engineering. Faculty of Electrical Engineering and Computer Science. VSB Technical University of Ostrava. Ostrava. Czech Republic, Department of Control and Instrumentation. Faculty of Electrical Engineering and Communication. Brno University of Technology. Brno. Czech Republic
Uwagi: Toż na CD-ROM
Liczba arkuszy wydawniczych: 0,3
Słowa kluczowe polskie: synteza logiczna ; SMTBDD ; rozkład ; FPGA ; układ cyfrowy
Słowa kluczowe angielskie: logic synthesis ; SMTBDD ; decomposition ; FPGA ; digital circuit
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. Cz.O1 144118 + CD


40/134
Nr opisu: 0000104489
Tytuł oryginału: SMTBDD: New concept of graph for function decomposition
Autorzy: Marcin Kubica, Dariusz Kania.
¬ródło: -IFAC-PapersOnLine 2015 vol. 48 iss. 4, s. 49-54, bibliogr. 13 poz.
Uwagi: Referat wygłoszony na: 13th IFAC and IEEE Conference on Programmable Devices and Embedded Systems - PDES 2015
Punktacja MNiSW: 5.000
Liczba arkuszy wydawniczych: 0,5
e-ISSN: 2405-8963
DOI:
Słowa kluczowe polskie: synteza logiczna ; MTBDD ; rozkład ; FPGA ; układ cyfrowy
Słowa kluczowe angielskie: logic synthesis ; SMTBDD ; decomposition ; FPGA ; digital circuit
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


41/134
Nr opisu: 0000093738
Tytuł oryginału: A frame filter IP core for RT-Ethernet monitoring
Tytuł w wersji polskiej: Koncepcja sprzętowej filtracji ramek sieciowych dla dedykowanych urz±dzeń analizuj±cych sieć Ethernet czasu rzeczywistego
Autorzy: Adam Ziębiński, Rafał Cupek, P. Pięko¶, Łukasz* Huczała.
¬ródło: -Prz. Elektrot. 2014 R. 90 nr 10, s. 219-225, bibliogr. 23 poz.
Punktacja MNiSW: 14.000
p-ISSN: 0033-2097
DOI:
Słowa kluczowe polskie: FPGA ; filtr ramek ; rdzeń IP ; sieć przemysłowa ; analizator sieci ; sieciowy TAP ; Profinet I/O ; RT-Ethernet
Słowa kluczowe angielskie: FPGA ; frame filter ; IP core ; industrial network ; network analyzer ; network TAP ; Profinet I/O ; RT-Ethernet
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.677
Informacje o dostępie open-access: open-access-licence: OTHER
Dostęp on-line:


42/134
Nr opisu: 0000099759
Tytuł oryginału: Analysis of implementation opportunities for selected conventional counter-based circuits in selected FPGA structures in terms of time performance.
Autorzy: Jarosław Wrotniak, Krzysztof* Pucher, Dariusz Polok.
¬ródło: W: International Conference on Applied and Theoretical Electricity (ICATE), Craiova, 23-25 Oct. 2014. Piscataway : IEEE, 2014, s. 1-7, bibliogr. 13 poz.
ISBN: 978-1-4799-4160-5978-1-4799-4161-2
Liczba arkuszy wydawniczych: 0,5
Bazy indeksuj±ce publikację: Web of Science; Scopus
DOI:
Słowa kluczowe polskie: FPGA ; układ logiczny ; półprzewodnik
Słowa kluczowe angielskie: Field Programmable Gate Array ; logic array ; semiconductor
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


43/134
Nr opisu: 0000090016
Tytuł oryginału: Ocena efektywno¶ci dopasowania technologicznego dla struktur FPGA
Autorzy: Marcin Kubica, Dariusz Kania, Adam Opara.
¬ródło: -Elektronika 2014 R. 55 nr 2, s. 59-62, bibliogr. 13 poz.
Punktacja MNiSW: 8.000
p-ISSN: 0033-2089
Słowa kluczowe polskie: FPGA ; dekompozycja ; dopasowanie technologiczne
Słowa kluczowe angielskie: FPGA ; decomposition ; technological mapping
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.2411
Dostęp on-line:


44/134
Nr opisu: 0000096127
Tytuł oryginału: On FPGA dedicated SFC synthesis and implementation according to IEC61131.
Autorzy: Adam Milik, Andrzej Pułka.
¬ródło: W: 2014 International Conference on Signals and Electronic Systems (ICSES), Poznań, Poland, 11-13 September 2014. Faculty of Electronics and Telecommunications. Poznan University of Technology. Poland. Piscataway : IEEE, 2014, s. 1-4, bibliogr. 18 poz.
ISBN: 978-1-4799-7009-4
Liczba arkuszy wydawniczych: 0,2
Bazy indeksuj±ce publikację: Web of Science; Scopus
DOI:
Słowa kluczowe polskie: FPGA ; synteza wysokiego poziomu ; IL ; LD ; sterownik programowalny ; system rekonfiguracji ; SFC
Słowa kluczowe angielskie: FPGA ; high level synthesis ; IL ; LD ; programmable logic controller ; reconfigurable system ; SFC
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


45/134
Nr opisu: 0000096130
Tytuł oryginału: On ladder diagrams compilation and synthesis to FPGA implemented reconfigurable logic controller
Autorzy: Adam Milik.
¬ródło: -Adv. Electr. Electron. Eng. 2014 vol. 12 nr 5, s. 443-451, bibliogr. 19 poz.
Punktacja MNiSW: 5.000
Liczba arkuszy wydawniczych: 0,5
p-ISSN: 1336-1376
e-ISSN: 1804-3119
DOI:
Słowa kluczowe polskie: DFG ; FPGA ; synteza wysokiego poziomu ; IEC61131-3 ; LD ; synteza logiczna ; PLC ; układ rekonfigurowalny
Słowa kluczowe angielskie: DFG ; FPGA ; high level synthesis ; IEC61131-3 ; LD ; logic synthesis ; PLC ; reconfigurable hardware
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Informacje o dostępie open-access: open-access-licence: OTHER
Dostęp on-line:


46/134
Nr opisu: 0000096391
Tytuł oryginału: Seeking for decomposition of a Boolean function in the Reed-Muller spectral domain by means of permutation between function variables.
Autorzy: Edward** Hrynkiewicz, Dariusz Polok.
¬ródło: W: Mixed design of integrated circuits and systems. MIXDES 2014. Proceedings of the 21st international conference, Lublin, Poland, June 19-21, 2014. Ed. by Andrzej Napieralski. ŁódĽ : Department of Microelectronics and Computer Science. Technical University of ŁódĽ, 2014, s. 262-266, bibliogr. 11 poz.
ISBN: 978-83-63578-04-6
Organizator: Department of Microelectronics and Computer Science. Lodz University of Technology, Poland [et al.]
Liczba arkuszy wydawniczych: 0,3
Bazy indeksuj±ce publikację: Web of Science; Scopus
DOI:
Słowa kluczowe polskie: funkcja boolowska ; FPGA ; widmo Reeda-Mullera ; podział układów logicznych
Słowa kluczowe angielskie: Boolean function ; FPGA ; Reed-Muller spectrum ; logic circuit implementation
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


47/134
Nr opisu: 0000095523
Tytuł oryginału: Synteza i implementacja układu sterowania w strukturze FPGA opisanego językiem SFC zgodnego z IEC61131
Tytuł w wersji angielskiej: Synthesis and implementation of controller in FPGA described with SFC according to IEC61131
Autorzy: Adam Milik, Andrzej Pułka.
¬ródło: -Elektronika 2014 R. 55 nr 12, s. 17-20, bibliogr. 10 poz.
Punktacja MNiSW: 8.000
p-ISSN: 0033-2089
DOI:
Słowa kluczowe polskie: układ sterowania ; FPGA ; SFC ; IEC 61131
Słowa kluczowe angielskie: control system ; FPGA ; SFC ; IEC 61131
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.2411
Dostęp on-line:


48/134
Nr opisu: 0000086187
Tytuł oryginału: Decomposition of the fuzzy inference system for implementation in the FPGA structure
Tytuł w wersji polskiej: Dekompozycja rozmytego systemu wnioskowania dla implementacji w strukturze FPGA
Autorzy: Bernard Wyrwoł, Edward** Hrynkiewicz.
¬ródło: -Int. J. Appl. Math. Comput. Sci. 2013 vol. 23 no. 2, s. 473-483, bibliogr.
Impact Factor: 1.390
Punktacja MNiSW: 25.000
p-ISSN: 1641-876X
DOI:
Słowa kluczowe polskie: logika rozmyta ; algorytm wnioskowania przybliżonego ; dekompozycja ; FPGA ; cyfrowy regulator rozmyty
Słowa kluczowe angielskie: fuzzy logic ; fuzzy inference algorithm ; decomposition ; FPGA ; digital fuzzy logic controller
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Informacje o dostępie open-access: open-access-licence: CC-BY-NC-ND
Dostęp on-line:


49/134
Nr opisu: 0000090720
Tytuł oryginału: Detekcja i klasyfikacja pojazdów z wykorzystaniem cyfrowego strumienia wideo dla systemów sterowania ruchem drogowym.
Tytuł w wersji angielskiej: Detection and classification of vehicles using image processing of video stream for road traffic control systems
Autorzy: Wiesław Pamuła.
Adres wydawniczy: Warszawa : Oficyna Wydaw. Politechniki Warszawskiej, 2013
Opis fizyczny: , 110 s., bibliogr. 174 poz.
ISBN: 978-83-7814-123-5
Seria: (Prace Naukowe ; Politechnika Warszawska Transport ; z. 93 1230-9265)
Liczba arkuszy wydawniczych: 6
Słowa kluczowe polskie: identyfikacja stanu ruchu drogowego ; przetwarzanie obrazu ; detekcja pojazdu ; FPGA ; klasyfikacja pojazdów ; strumień wideo ; system sterowania ruchem drogowym
Słowa kluczowe angielskie: traffic state identification ; image processing ; vehicle detection ; Field Programmable Gate Array ; video stream ; traffic control system
Typ publikacji: M
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.3451


50/134
Nr opisu: 0000094260
Tytuł oryginału: FPGA based OPC UA embedded industrial data server implementation
Autorzy: Rafał Cupek, Adam Ziębiński, M. Franek.
¬ródło: -J. Circuits, Syst. Comput. 2013 vol. 22 iss. 8, s. 1-18, bibliogr. 27 poz.
Impact Factor: 0.330
Punktacja MNiSW: 15.000
p-ISSN: 0218-1266
e-ISSN: 1793-6454
DOI:
Słowa kluczowe polskie: rozproszony system sterowania ; fieldbus ; FPGA ; MES ; serwer OPC ; OPC UA ; SCADA ; SOA
Słowa kluczowe angielskie: distributed control system ; fieldbus ; FPGA ; FEM ; OPC server ; OPC UA ; SCADA ; SOA
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


51/134
Nr opisu: 0000090756
Tytuł oryginału: GF(q) LDPC decoder design for FPGA implementation.
Autorzy: Wojciech Sułek, Marcin Kucharczyk, Grzegorz Dziwoki.
¬ródło: W: IEEE 10th Consumer Communications and Networking Conference. CCNC 2013, Las Vegas, 11-14 January 2013. Piscataway : Institute of Electrical and Electronics Engineers, 2013, s. 460-465, bibliogr. 17 poz.
ISBN: 978-1-4673-3131-9
Liczba arkuszy wydawniczych: 0,5
Bazy indeksuj±ce publikację: Web of Science; Scopus
DOI:
Słowa kluczowe polskie: kanał AWGN ; pole Galois ; kod binarny ; kod blokowy ; dekodowanie ; FPGA ; kod kontroli parzysto¶ci ; kluczowanie z przesunięciem fazy
Słowa kluczowe angielskie: AWGN channel ; Galois field ; binary code ; block code ; decoding ; field programmable gate arrays ; parity check code ; phase shift keying
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


52/134
Nr opisu: 0000087667
Tytuł oryginału: Metoda reprezentacji po¶redniej programu PLC opisanego za pomoc± języków LD i SFC na potrzeby syntezy sprzętowej
Tytuł w wersji angielskiej: A common intermediate representation of LD and SFC programs for hardware synthesis purposes
Autorzy: Adam Milik.
¬ródło: -Pomiary Autom. Kontr. 2013 vol. 59 nr 8, s. 799-802, bibliogr. 13 poz.
Punktacja MNiSW: 11.000
p-ISSN: 0032-4140
Słowa kluczowe polskie: sterownik programowalny ; LD ; SFC ; synteza logiczna wysokiego poziomu ; DFG ; graf przepływu danych ; FPGA ; układ rekonfigurowalny ; schemat drabinkowy
Słowa kluczowe angielskie: programmable controller ; LD ; SFC ; high level logic synthesis ; DFG ; data flow graph ; FPGA ; reconfigurable hardware ; ladder diagram
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.661
Informacje o dostępie open-access: open-access-licence: OTHER
Dostęp on-line:


53/134
Nr opisu: 0000090816
Tytuł oryginału: Simple communication with FPGA device over Ethernet interface.
Autorzy: Marcin Kucharczyk, Grzegorz Dziwoki.
¬ródło: W: Computer networks. CN 2013. 20th International conference, Lwówek ¦l±ski, Poland, June 17-21, 2013. Proceedings. Eds: Andrzej Kwiecień, Piotr Gaj, Piotr Stera. Berlin : Springer-Verlag, 2013, s. 290-299, bibliogr. 14 poz.
ISBN: 978-3-642-38864-4978-3-642-38865-1
Seria: (Communications in Computer and Information Science ; 370 1865-0929)
Liczba arkuszy wydawniczych: 0,5
Bazy indeksuj±ce publikację: Web of Science; Scopus
DOI:
Słowa kluczowe polskie: protokół transmisji ; Ethernet ; FPGA ; kod LDPC
Słowa kluczowe angielskie: transmission protocol ; Ethernet ; FPGA ; LDPC code
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.


54/134
Nr opisu: 0000076130
Tytuł oryginału: Arithmetic operators on GF(2m) for cryptographic applications: performance - power consumption - security tradeoffs. Rozprawa doktorska.
Tytuł w wersji polskiej: Moduły operatorów arytmetycznych względem ciał skończonych GF(2m) dla zastosowań kryptograficznych: próba pogodzenia wydajno¶ci, poboru mocy i bezpieczeństwa
Autorzy: Danuta* Pamuła.
Miejsce i rok obrony: Gliwice, 2012
Opis fizyczny: , 141 s., bibliogr. 116 poz. + zał.: 35 s.
Uczelnia i wydział: Politechnika ¦l±ska. Wydział Automatyki, Elektroniki i Informatyki.
Promotor: dr hab. inż. Edward** Hrynkiewicz, CNRS researcher, HDR A. Tisserand
Słowa kluczowe polskie: arytmetyka komputerowa ; operator arytmetyczny ; FPGA ; ECC ; kryptografia krzywych eliptycznych ; kryptoanaliza ; bezpieczeństwo ; atak typu side-channel
Słowa kluczowe angielskie: computer arithmetic ; arithmetic operator ; FPGA ; ECC ; elliptic curve cryptography ; cryptanalysis ; safety ; side-channel attack
Typ publikacji: D
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. Cz.Ab. R-4901 + CD, R-4902
Dostęp BCP¦:


55/134
Nr opisu: 0000073911
Tytuł oryginału: Metoda implementacji trójwymiarowej dyskretnej transformaty falkowej strumienia wideo w układach FPGA
Tytuł w wersji angielskiej: Implementation of 3D DWT of video stream in FPGA
Autorzy: Wiesław Pamuła.
¬ródło: -Pomiary Autom. Kontr. 2012 vol. 58 nr 7, s. 632-634, bibliogr. 10 poz.
Punktacja MNiSW: 7.000
p-ISSN: 0032-4140
Słowa kluczowe polskie: dyskretna transformata falkowa ; FPGA ; detekcja obiektów ruchomych
Słowa kluczowe angielskie: DWT ; FPGA ; moving object detection
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.661
Informacje o dostępie open-access: open-access-licence: OTHER
Dostęp on-line:


56/134
Nr opisu: 0000070469
Tytuł oryginału: Metoda sprzętowej realizacji programu LD z wykorzystaniem układów FPGA
Tytuł w wersji angielskiej: A method of hardware implementation of LD programs in FPGA devices
Autorzy: Jan* Mocha, Dariusz Kania.
¬ródło: -Pomiary Autom. Kontr. 2012 vol. 58 nr 1, s. 88-92, bibliogr. 9 poz.
Punktacja MNiSW: 7.000
p-ISSN: 0032-4140
Słowa kluczowe polskie: programowalny sterownik logiczny ; PLC ; FPGA ; układ logiki programowalnej ; schemat drabinkowy
Słowa kluczowe angielskie: programmable logic controller ; PLC ; FPGA ; programmable logic device ; ladder diagram
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.661
Informacje o dostępie open-access: open-access-licence: OTHER
Dostęp on-line:


57/134
Nr opisu: 0000079167
Tytuł oryginału: Modified current transconductance amplifier - new versatile active element
Autorzy: Andrzej Malcher.
¬ródło: -Bull. Pol. Acad. Sci., Tech. Sci. 2012 vol. 60 no. 4, s. 739-750, bibliogr. 17 poz.
Impact Factor: 0.980
Punktacja MNiSW: 30.000
p-ISSN: 0239-7528
e-ISSN: 0239-7528
DOI:
Słowa kluczowe polskie: wzmacniacz transkonduktancyjny ; oscylator kwadraturowy ; wzmacniacz operacyjny ; programowalna matryca analogowa ; FPGA ; regulacja amplitudy
Słowa kluczowe angielskie: transconductance amplifier ; quadrature oscillator ; operational amplifier ; Field Programmable Analog Array ; FPGA ; amplitude regulation
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.1277


58/134
Nr opisu: 0000076095
Tytuł oryginału: Sprzętowa realizacja programu sterowania w strukturach FPGA
Tytuł w wersji angielskiej: Hardware implementation of a control program in FPGA structure
Autorzy: Jan* Mocha, Dariusz Kania.
¬ródło: -Prz. Elektrot. 2012 R. 88 nr 12a, s. 95-100, bibliogr. 17 poz.
Punktacja MNiSW: 15.000
p-ISSN: 0033-2097
Słowa kluczowe polskie: programowalny sterownik logiczny ; schemat drabinkowy ; układ logiki programowalnej ; FPGA
Słowa kluczowe angielskie: programmable logic controller ; ladder diagram ; programmable logic device ; FPGA
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.677


59/134
Nr opisu: 0000073910
Tytuł oryginału: Synteza diagramu LD z operacjami arytmetycznymi przeznaczona dla układów FPGA
Tytuł w wersji angielskiej: LD synthesis with arithmetic operations for FPGA
Autorzy: Adam Milik.
¬ródło: -Pomiary Autom. Kontr. 2012 vol. 58 nr 7, s. 617-619, bibliogr. 9 poz.
Punktacja MNiSW: 7.000
p-ISSN: 0032-4140
Słowa kluczowe polskie: sterownik programowalny ; schemat drabinkowy ; LD ; FPGA ; synteza logiczna wysokiego poziomu ; arytmetyka ; układ rekonfigurowalny
Słowa kluczowe angielskie: PLC ; ladder diagram ; LD ; FPGA ; high level logic synthesis ; arithmetic ; reconfigurable hardware
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.661
Informacje o dostępie open-access: open-access-licence: OTHER
Dostęp on-line:


60/134
Nr opisu: 0000071068
Tytuł oryginału: Synthesis and implementation of reconfigurable PLC on FPGA platform
Autorzy: Adam Milik, Edward** Hrynkiewicz.
¬ródło: -Int. J. Electron. Telecommun. 2012 vol. 58 no. 1, s. 85-94, bibliogr. 30 poz.
Impact Factor: 0.850
Punktacja MNiSW: 8.000
p-ISSN: 0867-6747
DOI:
Słowa kluczowe polskie: PLC ; FPGA ; synteza logiczna wysokiego poziomu ; układ rekonfigurowalny ; układ arytmetyczny
Słowa kluczowe angielskie: PLC ; Field Programmable Gate Array ; high level logic synthesis ; reconfigurable hardware ; arithmetic circuit
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l.
Dostęp on-line:


61/134
Nr opisu: 0000081975
Tytuł oryginału: The dynamic properties investigation of the PLC CPU implemented in FPGA.
Autorzy: Mirosław Chmiel, Edward** Hrynkiewicz.
¬ródło: W: Proceedings of 11th IFAC/IEEE International Conference on Programmable Devices and Embedded Systems. PDeS'2012, Brno, May 23th-25th, 2012. [Brno] : [Brno University of Technology. Faculty of Electrical Engineering and Communication], 2012, s. 126-131, bibliogr. 12 poz.
Organizator: Department of Control and Instrumentation. Faculty of Electrical Engineering and Communication. Brno University of Technology. Czech Republic [et al.]
DOI:
Słowa kluczowe polskie: programowalny sterownik logiczny ; jednostka centralna ; czas skanowania ; czas przepustowo¶ci ; czas odpowiedzi ; przetwarzanie współbieżne ; FPGA
Słowa kluczowe angielskie: programmable logic controller ; central processing unit ; scan time ; throughput time ; response time ; concurrent operation ; FPGA
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.


62/134
Nr opisu: 0000084032
Tytuł oryginału: Układy logiki programowalnej. Podstawy syntezy i sposoby odwzorowania technologicznego.
Autorzy: Dariusz Kania.
Adres wydawniczy: Warszawa : Wydaw. Naukowe PWN, 2012
Opis fizyczny: , 220 s., bibliogr.
Słowa kluczowe polskie: logika ; synteza logiczna ; układ programowalny ; układ cyfrowy ; SPLD ; CPLD ; FPGA
Słowa kluczowe angielskie: logic ; logic synthesis ; programmable device ; digital circuit ; SPLD ; CPLD ; FPGA
Typ publikacji: P
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. Cz.O1 137003, Mg S.109418, Mg S.109418
Dostęp on-line:


63/134
Nr opisu: 0000068349
Tytuł oryginału: Aplikacja w języku Java realizuj±ca funkcję parsera pseudokodu opisuj±cego strukturę specjalizowanego koprocesora sterownika PLC do VHDL
Tytuł w wersji angielskiej: Application in Java language realized the function parser of pseudocode describing structure of a specialized coprocessor of PLC in VHDL
Autorzy: Adam Ziębiński, Rafał Cupek, W. Sroka.
¬ródło: -Pomiary Autom. Kontr. 2011 vol. 57 nr 8, s. 845-847, bibliogr. 8 poz.
Punktacja MNiSW: 7.000
p-ISSN: 0032-4140
Słowa kluczowe polskie: FPGA ; Java ; PLC ; sterownik programowalny ; VHDL
Słowa kluczowe angielskie: Field Programmable Gate Array ; Java ; PLC ; programmable logic controller ; VHDL
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.661
Informacje o dostępie open-access: open-access-licence: OTHER
Dostęp on-line:


64/134
Nr opisu: 0000076369
Tytuł oryginału: Automatic implementation of arithmetic operation in reconfigurable logic controllers.
Autorzy: Adam Milik, Andrzej Pułka.
¬ródło: W: 20th European Conference on Circuit Theory and Design. ECCTD 2011, Linkoping, Sweden, August 29-31, 2011. Piscataway : Institute of Electrical and Electronics Engineers, 2011, s. 721-724, bibliogr. 12 poz.
DOI:
Słowa kluczowe polskie: PLC ; FPGA ; synteza logiczna ; układ arytmetyczny ; układ rekonfigurowalny ; synteza wysokiego poziomu
Słowa kluczowe angielskie: PLC ; Field Programmable Gate Array ; logic synthesis ; arithmetic circuit ; reconfigurable hardware ; high level synthesis
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


65/134
Nr opisu: 0000072422
Tytuł oryginału: Central processing units for PLC implementation in Virtex-4 FPGA.
Autorzy: Mirosław Chmiel, Jan* Mocha, Edward** Hrynkiewicz, Adam Milik.
¬ródło: W: 18th IFAC World Congress 2011, Milan, Italy, 28 August - 2 September 2011. Vol. 9. Red Hook : Curran, 2011, s. 6902-6907, bibliogr.
Słowa kluczowe polskie: programowalny sterownik logiczny ; PLC ; jednostka centralna ; długo¶ć cyklu produkcyjnego ; programowanie współbieżne ; układ FPGA ; FPGA
Słowa kluczowe angielskie: programmable logic controller ; PLC ; central processing unit ; throughput time ; concurrent programming ; Field Programmable Gate Array ; FPGA
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


66/134
Nr opisu: 0000082893
Tytuł oryginału: Decomposition of multioutput logic function in Reed-Muller spectral domain.
Tytuł w wersji polskiej: Dekompozycja wielowyj¶ciowych funkcji logicznych w dzidzinie spektralnej Reeda-Mullera
Autorzy: Edward** Hrynkiewicz, S. Kołodziński.
¬ródło: W: Proceedings of the 2011 IEEE Symposium on Design and Diagnostics of Electronic Circuits and Systems. [DDECS 2011], Cottbus, Germany, April 13-15, 2011. Piscataway : Institute of Electrical and Electronics Engineers, 2011, s. 179-182, bibliogr. 17 poz.
DOI:
Słowa kluczowe polskie: funkcja logiczna wielowyj¶ciowa ; widmo Reeda-Mullera ; dekompozycja rozł±czna ; dekompozycja nierozł±czna ; Boole'owski rachunek różniczkowy ; FPGA
Słowa kluczowe angielskie: multi-output logic function ; Reed-Muller spectrum ; disjoint decomposition ; non-disjoint decomposition ; Boolean Differential Calculus ; FPGA
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


67/134
Nr opisu: 0000068348
Tytuł oryginału: Implementacja wyrażeń arytmetycznych w rekonfigurowalnych sterownikach logicznych
Tytuł w wersji angielskiej: On arithmetic operation implementation in a reconfigurable logic controller
Autorzy: Adam Milik, Andrzej Pułka.
¬ródło: -Pomiary Autom. Kontr. 2011 vol. 57 nr 8, s. 842-844, bibliogr. 10 poz.
Punktacja MNiSW: 7.000
p-ISSN: 0032-4140
Słowa kluczowe polskie: FPGA ; arytmetyka ; układ rekonfigurowalny ; PLC ; sterownik programowalny ; synteza logiczna wysokiego poziomu
Słowa kluczowe angielskie: Field Programmable Gate Array ; arithmetic ; reconfigurable hardware ; PLC ; programmable logic controller ; high level logic synthesis
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.661
Informacje o dostępie open-access: open-access-licence: OTHER
Dostęp on-line:


68/134
Nr opisu: 0000068792
Tytuł oryginału: Kompaktowy sterownik programowalny z panelem dotykowym
Autorzy: Ł. Folta, Mirosław Chmiel, Jan* Mocha.
¬ródło: -Wiad. Elektrot. 2011 R. 79 nr 11, s. 47-49, bibliogr. 12 poz.
Punktacja MNiSW: 5.000
p-ISSN: 0043-5112
Słowa kluczowe polskie: sterownik programowalny ; PLC ; panel operatorski ; FPGA ; układ FPGA
Słowa kluczowe angielskie: programmable logic controller ; operator panel ; Field Programmable Gate Array ; FPGA system
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.922
Dostęp on-line:


69/134
Nr opisu: 0000082091
Tytuł oryginału: Kompaktowy sterownik programowalny z panelem dotykowym.
Autorzy: Ł. Folta, Jan* Mocha.
¬ródło: W: Dziesi±ta Krajowa Konferencja Elektroniki, [Darłówko Wschodnie, 05-09.06.2011]. Materiały konferencji. [Gdańsk] : [Polskie Towarzystwo Elektrotechniki Teoretycznej i Stosowanej. Oddział Gdańsk], 2011, s. 72
Organizator: Polskie Towarzystwo Elektrotechniki Teoretycznej i Stosowanej. Oddział Gdańsk, Wydział Elektroniki i Informatyki Politechniki Koszalińskiej
Uwagi: Pełny tekst na CD-ROM
Słowa kluczowe polskie: sterownik programowalny ; PLC ; panel operatorski ; HMI ; układ logiki programowalnej ; FPGA ; protokół Modbus ; system mikroprocesorowy ; PicoBlaze
Słowa kluczowe angielskie: programmable controller ; PLC ; operator panel ; HMI ; programmable logic device ; FPGA ; Modbus protocol ; microprocessor system ; PicoBlaze
Typ publikacji: RK
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.


70/134
Nr opisu: 0000068354
Tytuł oryginału: Możliwo¶ć wykorzystania specyficznych własno¶ci układów FPGA do konstrukcji jednostki centralnej sterownika PLC
Tytuł w wersji angielskiej: Usability of FPGA devices' specific properties for building a PLC central processing unit
Autorzy: Mirosław Chmiel, Jan* Mocha.
¬ródło: -Elektronika 2011 R. 52 nr 9, s. 167-170, bibliogr. 9 poz.
Punktacja MNiSW: 6.000
p-ISSN: 0033-2089
Słowa kluczowe polskie: sterownik programowalny ; PLC ; układ FPGA ; FPGA ; układ logiki programowalnej
Słowa kluczowe angielskie: programmable logic controller ; PLC ; FPGA system ; FPGA ; Field Programmable Gate Array ; programmable logic device
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.2411
Dostęp on-line:


71/134
Nr opisu: 0000082090
Tytuł oryginału: Możliwo¶ć wykorzystania specyficznych własno¶ci układów FPGA do konstrukcji jednostki centralnej sterownika PLC.
Autorzy: Mirosław Chmiel, Jan* Mocha.
¬ródło: W: Dziesi±ta Krajowa Konferencja Elektroniki, [Darłówko Wschodnie, 05-09.06.2011]. Materiały konferencji. [Gdańsk] : [Polskie Towarzystwo Elektrotechniki Teoretycznej i Stosowanej. Oddział Gdańsk], 2011, s. 71
Organizator: Polskie Towarzystwo Elektrotechniki Teoretycznej i Stosowanej. Oddział Gdańsk, Wydział Elektroniki i Informatyki Politechniki Koszalińskiej
Uwagi: Pełny tekst na CD-ROM
Słowa kluczowe polskie: programowalny sterownik logiczny ; PLC ; układ logiki programowalnej ; FPGA
Słowa kluczowe angielskie: programmable logic controller ; PLC ; programmable logic device ; FPGA
Typ publikacji: RK
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.


72/134
Nr opisu: 0000081333
Tytuł oryginału: Rozproszony system sterowania oparty o układy reprogramowalne FPGA dla manipulacji zdalnych na duże odległo¶ci.
Autorzy: Paweł Kostka, Z. Nawrat, Z. Malota.
¬ródło: W: Biocybernetyka i inżynieria biomedyczna. XVII Krajowa konferencja, Gliwice/Tarnowskie Góry, 11-14 paĽdziernika 2011. Red. Wojciech Filipowski, Paweł Kostka. [B.m.] : [b.w.], 2011, s. 88
Organizator: Instytut Elektroniki Politechniki ¦l±skiej, Komitet Biocybernetyki i Inżynierii Biomedycznej Polskiej Akademii Nauk, Polskie Towarzystwo Inżynierii Biomedycznej
Uwagi: Pełny tekst na CD-ROM
Słowa kluczowe polskie: rozproszony system sterowania ; FPGA ; chirurgia małoinwazyjna ; manipulacja zdalna
Słowa kluczowe angielskie: distributed control system ; FPGA ; minimally invasive surgery ; remote manipulation
Typ publikacji: RK
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.


73/134
Nr opisu: 0000076440
Tytuł oryginału: Sprzętowa realizacja fuzji obrazów metod± piramidy Laplace'a w systemach nadzoru i diagnostyki.
Autorzy: A Antoniewicz, Wojciech Jamrozik, M. Kondej, B. Putz.
¬ródło: W: Diagnostyka procesów i systemów. DPS 2011. X Międzynarodowa konferencja naukowo-techniczna, Zamo¶ć, 19-21 wrze¶nia 2011. [Dokument elektroniczny]. [B.m.] : [b.w.], 2011, pamięć USB (PenDrive) s. 451-458, bibliogr. 9 poz.
Organizator: Instytut Automatyki i Robotyki. Politechnika Warszawska
Słowa kluczowe polskie: system monitorowania ; kamera termowizyjna ; sekwencja wideo ; FPGA
Słowa kluczowe angielskie: monitoring system ; thermovisual camera ; video sequence ; FPGA
Typ publikacji: RK
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.


74/134
Nr opisu: 0000083448
Tytuł oryginału: Sprzętowa realizacja fuzji obrazów metod± piramidy Laplace'a w systemach nadzoru i diagnostyki
Tytuł w wersji angielskiej: Hardware realization of the image fusion by Laplacian pyramid method in supervisory and diagnostic systems
Autorzy: A. Antoniewicz, Wojciech Jamrozik, M. Kondej, B. Putz.
¬ródło: -Pomiary Autom. Kontr. 2011 nr 7, s. 789-793, bibliogr. 11 poz.
Punktacja MNiSW: 7.000
p-ISSN: 0032-4140
Słowa kluczowe polskie: system monitorowania ; kamera termowizyjna ; sekwencja wideo ; FPGA
Słowa kluczowe angielskie: monitoring system ; thermovisual camera ; video sequence ; FPGA
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.661
Informacje o dostępie open-access: open-access-licence: OTHER
Dostęp on-line:


75/134
Nr opisu: 0000068768
Tytuł oryginału: Wybrane zagadnienia cyfrowej realizacji algorytmów modulacji szeroko¶ci impulsów w układach przekształtnikowych.
Tytuł w wersji angielskiej: Selected problems of digital implementation of modulation algorithms in power electronic converters
Autorzy: Tomasz* Biskup.
Adres wydawniczy: Gliwice : Wydaw. Politechniki ¦l±skiej, 2011
Opis fizyczny: , 208 s., bibliogr.
Seria: (Monografia ; [Politechnika ¦l±ska] nr 340)
Uwagi: Rozprawa habilitacyjna
Słowa kluczowe polskie: układ przekształtnikowy ; falownik napięcia ; CPLD ; FPGA ; modulacja stochastyczna
Słowa kluczowe angielskie: converter system ; voltage inverter ; CPLD ; FPGA ; random modulation
Typ publikacji: M
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l.
Dostęp BCP¦:


76/134
Nr opisu: 0000068421
Tytuł oryginału: Wykorzystanie algorytmów kolorowania grafu w sprzętowej realizacji systemu wnioskowania przybliżonego HFIS
Tytuł w wersji angielskiej: Using graph greedy coloring algorithms in the hardware implementation of the HFIS fuzzy inference system
Autorzy: Bernard Wyrwoł.
¬ródło: -Prz. Elektrot. 2011 R. 87 nr 10, s. 64-67, bibliogr. 12 poz.
Impact Factor: 0.244
Punktacja MNiSW: 15.000
p-ISSN: 0033-2097
Słowa kluczowe polskie: wnioskowanie przybliżone ; dekompozycja lingwistyczna ; FPGA
Słowa kluczowe angielskie: approximate reasoning ; linguistic decomposition ; Field Programmable Gate Array ; FPGA
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.677
Dostęp on-line:


77/134
Nr opisu: 0000082087
Tytuł oryginału: Wykorzystanie algorytmów kolorowania grafu w sprzętowej realizacji systemu wnioskowania przybliżonego HFIS.
Autorzy: Bernard Wyrwoł.
¬ródło: W: Dziesi±ta Krajowa Konferencja Elektroniki, [Darłówko Wschodnie, 05-09.06.2011]. Materiały konferencji. [Gdańsk] : [Polskie Towarzystwo Elektrotechniki Teoretycznej i Stosowanej. Oddział Gdańsk], 2011, s. 67
Organizator: Polskie Towarzystwo Elektrotechniki Teoretycznej i Stosowanej. Oddział Gdańsk, Wydział Elektroniki i Informatyki Politechniki Koszalińskiej
Uwagi: Pełny tekst na CD-ROM
Słowa kluczowe polskie: wnioskowanie przybliżone ; reguła rozmyta ; dekompozycja lingwistyczna ; architektura hierarchiczna ; graf nieskierowany ; algorytm zachłanny ; FPGA ; kolorowanie wierzchołków grafu ; macierz s±siedztwa
Słowa kluczowe angielskie: fuzzy inference ; fuzzy rule ; linguistic decomposition ; hierarchical architecture ; undirected graph ; greedy algorithm ; FPGA ; graph vertex coloring ; adjacency matrix
Typ publikacji: RK
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.


78/134
Nr opisu: 0000063173
Tytuł oryginału: An Ashenhurst disjoint and non-disjoint decomposition of logic functions in Reed-Muller spectral domain.
Autorzy: Edward** Hrynkiewicz, S. Kołodziński.
¬ródło: W: Mixed design of integrated circuits and systems. MIXDES 2010. Proceedings of the 17th international conference, Wrocław, Poland, 24-26 June 2010. Ed. by A. Napieralski. Wrocław : Department of Microelectronics and Computer Science. Technical University of ŁódĽ, 2010, s. 200-204, bibliogr. 10 poz.
ISBN: 978-83-928756-3-5
Organizator: Department of Microelectronics and Computer Science. Technical University of ŁódĽ [et al.]
Słowa kluczowe polskie: widmo Reeda-Mullera ; dekompozycja ; Boole'owski rachunek różniczkowy ; FPGA
Słowa kluczowe angielskie: Reed-Muller spectrum ; decomposition ; Boolean Differential Calculus ; FPGA
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l.
Dostęp on-line:


79/134
Nr opisu: 0000056319
Tytuł oryginału: Emisja zaburzeń elektromagnetycznych przez systemy mikroprocesorowe implementowane w układach programowalnych FPGA
Autorzy: Jan* Mocha, T. WoĽnica.
¬ródło: -Prz. Elektrot. 2010 R. 86 nr 3, s. 157-160, bibliogr. 6 poz.
Impact Factor: 0.242
p-ISSN: 0033-2097
Słowa kluczowe polskie: układ programowalny ; FPGA ; system mikroprocesorowy ; emisja zaburzeń elektromagnetycznych
Słowa kluczowe angielskie: programmable device ; FPGA ; microprocessor system ; electromagnetic emission
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.677
Dostęp on-line:


80/134
Nr opisu: 0000059220
Tytuł oryginału: FPGA based "Intelligent Tap" device for real-time Ethernet network monitoring.
Autorzy: Rafał Cupek, P. Pięko¶, M. Poczobutt, Adam Ziębiński.
¬ródło: W: Computer networks. CN 2010. 17th Conference, Ustroń, Poland, June 15-19, 2010. Proceedings. Eds. Andrzej Kwiecień, Piotr Gaj, Piotr Stera. Berlin : Springer-Verlag, 2010, s. 58-66, bibliogr. 7 poz.
Seria: (Communications in Computer and Information Science ; 79 1865-0929)
Słowa kluczowe polskie: system czasu rzeczywistego ; Ethernet ; diagnostyka sieci ; FPGA ; monitorowanie sieci ; architektura RISC
Słowa kluczowe angielskie: real time system ; Ethernet ; network diagnostics ; FPGA ; network monitoring ; RISC architecture
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. Cz.01 129792


81/134
Nr opisu: 0000059503
Tytuł oryginału: Porównanie metod dynamicznej rekonfiguracji analogowych oraz cyfrowych matryc programowalnych
Autorzy: Jan* Mocha.
¬ródło: -Elektronika 2010 R. 51 nr 9, s. 55-58, bibliogr. 14 poz.
p-ISSN: 0033-2089
Słowa kluczowe polskie: układ programowalny ; FPGA ; programowalna matryca analogowa ; rekonfiguracja dynamiczna
Słowa kluczowe angielskie: programmable device ; Field Programmable Gate Array ; Field Programmable Analog Array ; dynamic reconfiguration
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.2411
Dostęp on-line:


82/134
Nr opisu: 0000082648
Tytuł oryginału: Porównanie metod dynamicznej rekonfiguracji analogowych oraz cyfrowych matryc programowalnych.
Autorzy: Jan* Mocha.
¬ródło: W: Dziewi±ta Krajowa Konferencja Elektroniki, [Darłówko Wschodnie, 30.05-02.06.2010]. Materiały konferencji. [Gdańsk] : [Polskie Towarzystwo Elektrotechniki Teoretycznej i Stosowanej. Oddział Gdańsk], 2010, s. 67
Organizator: Polskie Towarzystwo Elektrotechniki Teoretycznej i Stosowanej. Oddział Gdańsk, Wydział Elektroniki i Informatyki Politechniki Koszalińskiej
Uwagi: Pełny tekst na CD-ROM
Słowa kluczowe polskie: układ programowalny ; FPGA ; FPAA ; rekonfiguracja dynamiczna ; układ reprogramowalny ; programowalna matryca analogowa ; programowalna matryca cyfrowa
Słowa kluczowe angielskie: programmable device ; FPGA ; FPAA ; dynamic reconfiguration ; reprogrammable system ; Field Programmable Analog Array ; digital programmable array
Typ publikacji: RK
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.


83/134
Nr opisu: 0000057918
Tytuł oryginału: Realizacja koprocesora Modbus Slave w układzie FPGA z wykorzystaniem rdzenia procesora Microblaze
Autorzy: Adam Ziębiński, Rafał Cupek, A. Porębski, M. Nycz.
¬ródło: -Pomiary Autom. Kontr. 2010 vol. 56 nr 7, s. 765-768, bibliogr. 16 poz.
p-ISSN: 0032-4140
Słowa kluczowe polskie: FPGA ; Microblaze ; Modbus Slave RTU ; system wbudowany
Słowa kluczowe angielskie: FPGA ; Microblaze ; Modbus Slave RTU ; embedded system
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.661
Informacje o dostępie open-access: open-access-licence: OTHER
Dostęp on-line:


84/134
Nr opisu: 0000058986
Tytuł oryginału: Securing video stream captured in real time
Autorzy: Danuta* Pamuła, Adam Ziębiński.
¬ródło: -Prz. Elektrot. 2010 R. 86 nr 9, s. 167-169, bibliogr. 9 poz.
Impact Factor: 0.242
p-ISSN: 0033-2097
Słowa kluczowe polskie: FPGA ; funkcja skrótu ; MD5 ; bezpieczeństwo
Słowa kluczowe angielskie: FPGA ; hash function ; MD5 ; security
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.677
Dostęp on-line:


85/134
Nr opisu: 0000055312
Tytuł oryginału: Sprzętowa implementacja algorytmu dekompozycji σIRD w układzie FPGA
Autorzy: Bernard Wyrwoł.
¬ródło: -Elektronika 2010 R. 51 nr 1, s. 25-28, bibliogr. 19 poz.
p-ISSN: 0033-2089
Słowa kluczowe polskie: dekompozycja ; wnioskowanie przybliżone ; baza wiedzy ; FPGA
Słowa kluczowe angielskie: decomposition ; fuzzy inference ; knowledge base ; FPGA
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.2411
Dostęp on-line:


86/134
Nr opisu: 0000059492
Tytuł oryginału: Sprzętowa implementacja zachłannego algorytmu kolorowania grafu
Autorzy: Bernard Wyrwoł.
¬ródło: -Elektronika 2010 R. 51 nr 9, s. 21-23, bibliogr. 9 poz.
p-ISSN: 0033-2089
Słowa kluczowe polskie: graf nieskierowany ; kolorowanie wierzchołków grafu ; algorytm zachłanny ; wnioskowanie przybliżone ; reguła rozmyta ; dekompozycja lingwistyczna ; FPGA
Słowa kluczowe angielskie: undirected graph ; graph vertex coloring ; greedy algorithm ; fuzzy inference ; fuzzy rule ; linguistic decomposition ; FPGA
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.2411
Dostęp on-line:


87/134
Nr opisu: 0000082661
Tytuł oryginału: Sprzętowa implementacja zachłannego algorytmu kolorowania grafu.
Autorzy: Bernard Wyrwoł.
¬ródło: W: Dziewi±ta Krajowa Konferencja Elektroniki, [Darłówko Wschodnie, 30.05-02.06.2010]. Materiały konferencji. [Gdańsk] : [Polskie Towarzystwo Elektrotechniki Teoretycznej i Stosowanej. Oddział Gdańsk], 2010, s. 106
Organizator: Polskie Towarzystwo Elektrotechniki Teoretycznej i Stosowanej. Oddział Gdańsk, Wydział Elektroniki i Informatyki Politechniki Koszalińskiej
Uwagi: Pełny tekst na CD-ROM
Słowa kluczowe polskie: graf nieskierowany ; kolorowanie wierzchołków grafu ; algorytm zachłanny ; wnioskowanie przybliżone ; FPGA ; dekompozycja lingwistyczna ; reguła rozmyta
Słowa kluczowe angielskie: undirected graph ; graph vertex coloring ; greedy algorithm ; fuzzy inference ; FPGA ; linguistic decomposition ; fuzzy rule
Typ publikacji: RK
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.


88/134
Nr opisu: 0000082644
Tytuł oryginału: System wieloprocesorowy do badania układów arbitrażu - rozwi±zanie sprzętowe.
Autorzy: Krzysztof Taborek, Edward** Hrynkiewicz.
¬ródło: W: Dziewi±ta Krajowa Konferencja Elektroniki, [Darłówko Wschodnie, 30.05-02.06.2010]. Materiały konferencji. [Gdańsk] : [Polskie Towarzystwo Elektrotechniki Teoretycznej i Stosowanej. Oddział Gdańsk], 2010, s. 65
Organizator: Polskie Towarzystwo Elektrotechniki Teoretycznej i Stosowanej. Oddział Gdańsk, Wydział Elektroniki i Informatyki Politechniki Koszalińskiej
Uwagi: Pełny tekst na CD-ROM
Słowa kluczowe polskie: FPGA ; mikroprocesor ; system wieloprocesorowy ; układ arbitrażu ; wydajno¶ć systemu ; pamięć globalna
Słowa kluczowe angielskie: FPGA ; microprocessor ; multiprocessor system ; arbitration circuit ; system efficiency ; global memory
Typ publikacji: RK
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.


89/134
Nr opisu: 0000059499
Tytuł oryginału: System wieloprocesorowy do badania układów arbitrażu Rozwi±zanie sprzętowe
Autorzy: Krzysztof Taborek, Edward** Hrynkiewicz.
¬ródło: -Elektronika 2010 R. 51 nr 9, s. 48-51, bibliogr. 8 poz.
p-ISSN: 0033-2089
Słowa kluczowe polskie: FPGA ; mikroprocesor ; pamięć globalna ; system wieloprocesorowy
Słowa kluczowe angielskie: FPGA ; microprocessor ; global memory ; multiprocessor system
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.2411
Dostęp on-line:


90/134
Nr opisu: 0000050842
Tytuł oryginału: Boole'owski rachunek różniczkowy w dekompozycji funkcji logicznych implementowanych w układach FPGA
Autorzy: Edward** Hrynkiewicz, S. Kołodziński.
¬ródło: -Pomiary Autom. Kontr. 2009 vol. 55 nr 8, s. 621-623, bibliogr. 11 poz.
p-ISSN: 0032-4140
Słowa kluczowe polskie: dekompozycja ; FPGA ; Boole'owski rachunek różniczkowy
Słowa kluczowe angielskie: decomposition ; FPGA ; Boolean Differential Calculus
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.661
Informacje o dostępie open-access: open-access-licence: OTHER
Dostęp on-line:


91/134
Nr opisu: 0000050839
Tytuł oryginału: Dynamicznie rekonfigurowalny sterownik logiczny - łatwo programowalna architektura
Autorzy: Adam Milik.
¬ródło: -Pomiary Autom. Kontr. 2009 vol. 55 nr 8, s. 587-590, bibliogr. 7 poz.
p-ISSN: 0032-4140
Słowa kluczowe polskie: sterownik programowalny ; PLC ; dynamiczna rekonfiguracja ; FPGA ; synteza logiczna
Słowa kluczowe angielskie: programmable logic controller ; PLC ; dynamic reconfiguration ; FPGA ; logic synthesis
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.661
Informacje o dostępie open-access: open-access-licence: OTHER
Dostęp on-line:


92/134
Nr opisu: 0000050840
Tytuł oryginału: Implementacja parametryzowanego procesora MIPS w układach reprogramowalnych
Autorzy: Adam Ziębiński, S. ¦wierc.
¬ródło: -Pomiary Autom. Kontr. 2009 vol. 55 nr 8, s. 594-596, bibliogr. 10 poz.
p-ISSN: 0032-4140
Słowa kluczowe polskie: system wbudowany ; FPGA ; MIPS ; VHDL
Słowa kluczowe angielskie: embedded system ; FPGA ; MIPS ; VHDL
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.661
Informacje o dostępie open-access: open-access-licence: OTHER
Dostęp on-line:


93/134
Nr opisu: 0000052105
Tytuł oryginału: Model sprzętowo-programistycznej platformy testowania i uruchamiania wirtualnych systemów mikroprocesorowych
Autorzy: Krzysztof* Pucher, J. Namiota.
¬ródło: -Elektronika 2009 R. 50 nr 10, s. 54-57, bibliogr. 11 poz.
p-ISSN: 0033-2089
Słowa kluczowe polskie: architektura komputerów ; układ cyfrowy ; FPGA ; system mikroprocesorowy
Słowa kluczowe angielskie: computer architecture ; digital circuit ; FPGA ; microprocessor system
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.2411
Dostęp on-line:


94/134
Nr opisu: 0000057590
Tytuł oryginału: Object classification methods for application in FPGA based vehicle video detector
Tytuł w wersji polskiej: Metody klasyfikacji obiektów dla zastosowania w wideo-detektorze pojazdów opartym na FPGA
Autorzy: Wiesław Pamuła.
¬ródło: -Probl. Transp. 2009 t. 4 z. 2, s. 5-14, bibliogr. 20 poz.
p-ISSN: 1896-0596
Słowa kluczowe polskie: FPGA ; klasyfikacja obrazów ; wideo-detektor ; przetwarzanie obrazów
Słowa kluczowe angielskie: FPGA ; image classification ; video-detector ; image processing
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.4622, P.4623
Informacje o dostępie open-access: open-access-licence: CC-BY
Dostęp on-line:


95/134
Nr opisu: 0000059074
Tytuł oryginału: Sprzętowa implementacja algorytmów dekompozycji lingwistycznej opartych na podziale bazy wiedzy w układzie FPGA.
Autorzy: Bernard Wyrwoł.
¬ródło: W: Informatyka - sztuka czy rzemiosło. KNWS'09, Rydzyna, 3-5 czerwca 2009. Materiały 6. konferencji naukowej. Preprint. Zielona Góra : Instytut Informatyki i Elektroniki. Wydział Elektrotechniki, Informatyki i Telekomunikacji. Uniwersytet Zielonogórski, 2009, s. 81-83, bibliogr. 18 poz.
Organizator: Uniwersytet Zielonogórski. Instytut Informatyki i Elektroniki, Polskie Towarzystwo Informatyczne. Oddział Wielkopolski
Słowa kluczowe polskie: funkcja przynależno¶ci ; reguła rozmyta ; reguła sprzeczna ; relacja rozmyta ; baza wiedzy ; dekompozycja relacyjna ; dekompozycja lingwistyczna ; system regułowy FITA ; system relacyjny FATI ; wnioskowanie przybliżone ; FPGA
Słowa kluczowe angielskie: membership function ; fuzzy rule ; inconsistent rule ; fuzzy relation ; knowledge base ; relational decomposition ; linguistic decomposition ; First Inference Then Aggregation system ; FITA ; First Aggregation Then Inference system ; FATI ; FPGA
Typ publikacji: RK
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


96/134
Nr opisu: 0000049588
Tytuł oryginału: Sprzętowa implementacja algorytmów dekompozycji lingwistycznej opartych na podziale bazy wiedzy w układzie FPGA
Autorzy: Bernard Wyrwoł.
¬ródło: -Pomiary Autom. Kontr. 2009 vol. 55 nr 7, s. 511-513, bibliogr. 18 poz.
p-ISSN: 0032-4140
Słowa kluczowe polskie: funkcja przynależno¶ci ; reguła rozmyta ; reguła sprzeczna ; relacja rozmyta ; baza wiedzy ; dekompozycja relacyjna ; dekompozycja lingwistyczna ; system regułowy FITA ; system relacyjny FATI ; wnioskowanie przybliżone ; FPGA
Słowa kluczowe angielskie: membership function ; fuzzy rule ; inconsistent rule ; fuzzy relation ; knowledge base ; relational decomposition ; linguistic decomposition ; First Inference Then Aggregation system ; First Aggregation Then Inference system ; fuzzy inference ; FPGA
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.661
Informacje o dostępie open-access: open-access-licence: OTHER
Dostęp on-line:


97/134
Nr opisu: 0000050843
Tytuł oryginału: Wielordzeniowa jednostka centralna sterownika logicznego z czasowo-deterministycznym oprogramowaniem
Autorzy: Adam Milik, Andrzej Pułka.
¬ródło: -Pomiary Autom. Kontr. 2009 vol. 55 nr 8, s. 681-683, bibliogr. 6 poz.
p-ISSN: 0032-4140
Słowa kluczowe polskie: sterownik programowalny ; PLC ; maszyna deterministyczna czasowo ; FPGA ; system wieloprocesorowy
Słowa kluczowe angielskie: programmable logic controller ; PLC ; precision timed CPU ; FPGA ; multiprocessor system
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.661
Informacje o dostępie open-access: open-access-licence: OTHER
Dostęp on-line:


98/134
Nr opisu: 0000059077
Tytuł oryginału: Wykorzystanie przesuniętych w fazie sygnałów zegarowych do redukcji zaburzeń elektromagnetycznych w układach FPGA.
Autorzy: Jan* Mocha, Dariusz Kania, T. WoĽnica.
¬ródło: W: Informatyka - sztuka czy rzemiosło. KNWS'09, Rydzyna, 3-5 czerwca 2009. Materiały 6. konferencji naukowej. Preprint. Zielona Góra : Instytut Informatyki i Elektroniki. Wydział Elektrotechniki, Informatyki i Telekomunikacji. Uniwersytet Zielonogórski, 2009, s. 90-92, bibliogr. 9 poz.
Organizator: Uniwersytet Zielonogórski. Instytut Informatyki i Elektroniki, Polskie Towarzystwo Informatyczne. Oddział Wielkopolski
Słowa kluczowe polskie: programowalny układ logiczny ; FPGA ; emisja zaburzeń elektromagnetycznych ; GALS
Słowa kluczowe angielskie: programmable logic device ; PLD ; Field Programmable Gate Array ; FPGA ; electromagnetic emission ; GALS
Typ publikacji: RK
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


99/134
Nr opisu: 0000050304
Tytuł oryginału: Wykorzystanie przesuniętych w fazie sygnałów zegarowych do redukcji zaburzeń elektromagnetycznych w układach FPGA
Autorzy: Jan* Mocha, Dariusz Kania, T. WoĽnica.
¬ródło: -Prz. Elektrot. 2009 R. 85 nr 7, s. 200-202, bibliogr. 9 poz.
Impact Factor: 0.196
p-ISSN: 0033-2097
Słowa kluczowe polskie: układ programowalny ; FPGA ; emisja zaburzeń elektromagnetycznych ; układ lokalnie synchroniczny-globalnie asynchroniczny ; GALS
Słowa kluczowe angielskie: programmable device ; Field Programmable Gate Array ; electromagnetic emission ; globally asynchronous-locally synchronous system ; GALS
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.677
Dostęp on-line:


100/134
Nr opisu: 0000049103
Tytuł oryginału: A new hardware algorithm for searching genome patterns.
Autorzy: Andrzej Pułka, Adam Milik.
¬ródło: W: International Conference on Signals and Electronic Systems. ICSES'08, Kraków, Poland, September 14-17, 2008. Proceedings. [Kraków] : [Department of Electronics. AGH University of Science and Technology], 2008, s. 181-184, bibliogr. 8 poz.
Organizator: Department of Electronics. AGH University of Science and Technology [et al.]
Słowa kluczowe polskie: programowanie dynamiczne ; biologia obliczeniowa ; wzorzec ; FPGA ; przetwarzanie równoległe
Słowa kluczowe angielskie: dynamic programming ; computational biology ; pattern ; FPGA ; parallel processing
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


101/134
Nr opisu: 0000043111
Tytuł oryginału: Dynamicznie rekonfigurowalna współbieżna realizacja sterowania binarnego
Autorzy: Edward** Hrynkiewicz, Adam Milik, Jan* Mocha.
¬ródło: -Elektronika 2008 R. 49 nr 11, s. 187-190, bibliogr. 8 poz.
p-ISSN: 0033-2089
Słowa kluczowe polskie: sterownik programowalny ; PLC ; FPGA ; mikrosterownik ; dynamiczna rekonfiguracja
Słowa kluczowe angielskie: programmable logic controller ; PLC ; FPGA ; microcontroller ; dynamic reconfiguration
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.2411
Dostęp on-line:


102/134
Nr opisu: 0000039948
Tytuł oryginału: Implementacja regulatora PID w strukturze FPGA
Autorzy: Adam Ziębiński, M. Glinianowicz, G. Lachowski.
¬ródło: -Pomiary Autom. Kontr. 2008 vol. 54 nr 8, s. 523-525, bibliogr. 10 poz.
p-ISSN: 0032-4140
Słowa kluczowe polskie: regulator PID ; FPGA ; implementacja ; VHDL
Słowa kluczowe angielskie: PID controller ; FPGA ; implementation ; VHDL
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.661
Informacje o dostępie open-access: open-access-licence: OTHER
Dostęp on-line:


103/134
Nr opisu: 0000038050
Tytuł oryginału: Kodowanie stanów samokorekcyjnych układów sekwencyjnych
Autorzy: Dariusz Kania, Robert Czerwiński.
¬ródło: -Elektronika 2008 R. 49 nr 5, s. 107-111, bibliogr. 10 poz.
p-ISSN: 0033-2089
Słowa kluczowe polskie: układ programowalny ; kodowanie stanów ; CPLD ; FPGA ; układ sekwencyjny ; układ samokorekcyjny
Słowa kluczowe angielskie: programmable device ; state assignment ; CPLD ; FPGA ; sequential circuit ; self-correcting circuit
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.2411
Dostęp on-line:


104/134
Nr opisu: 0000042990
Tytuł oryginału: Realizacja funkcji statystycznych w sterowniku przemysłowym z wykorzystaniem układu FPGA.
Autorzy: Adam Ziębiński, W. Sroka.
¬ródło: W: Modele i zastosowania systemów czasu rzeczywistego. Praca zbiorowa. Pod red. Z. Mazura, Z. Huzara. Warszawa : Wydaw. Komunikacji i Ł±czno¶ci, 2008, s. 115-123, bibliogr. 16 poz.
Słowa kluczowe polskie: sterownik programowalny ; VHDL ; FPGA ; kontrola statystyczna produkcji ; SPC
Słowa kluczowe angielskie: programmable logic controller ; VHDL ; FPGA ; statistical production control ; SPC ; statistical process control
Typ publikacji: U
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. Cz.01 123187


105/134
Nr opisu: 0000039944
Tytuł oryginału: Samorekonfigurowalny system cyfrowy
Autorzy: Adam Milik, Jan* Mocha.
¬ródło: -Pomiary Autom. Kontr. 2008 vol. 54 nr 8, s. 483-485, bibliogr. 5 poz.
p-ISSN: 0032-4140
Słowa kluczowe polskie: PLD ; FPGA ; rekonfiguracja dynamiczna ; synteza logiczna ; dekompozycja
Słowa kluczowe angielskie: PLD ; FPGA ; dynamic reconfiguration ; logic synthesis ; decomposition
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.661
Informacje o dostępie open-access: open-access-licence: OTHER
Dostęp on-line:


106/134
Nr opisu: 0000040960
Tytuł oryginału: A processing pipeline for vehicle detection in a sequence of images.
Autorzy: Wiesław Pamuła.
¬ródło: W: Transportation and logistics integrated systems. ITS-ILS'07. International conference, Cracow, 11-12 October 2007. [Dokument elektroniczny]. AGH University of Science and Technology. Faculty of Electric, Automatics, Informatics and Electronics. Institute of Automatics. Cracow : [Akademia Górniczo-Hutnicza], 2007, dysk optyczny (CD-ROM) s. 217-225
Słowa kluczowe polskie: detekcja pojazdu ; sekwencja obrazów ; przetwarzanie potokowe ; FPGA
Słowa kluczowe angielskie: vehicle detection ; image sequence ; pipeline processing ; FPGA
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. Cz.01 E-116


107/134
Nr opisu: 0000040240
Tytuł oryginału: FPGA design of Head Up Display.
Autorzy: Krzysztof Daniec, Aleksander Nawrat.
¬ródło: W: Podstawowe problemy energoelektroniki, elektromechaniki i mechatroniki. PPEEm'2007. Materiały XII sympozjum, Wisła, 9-12 grudnia 2007. T. 2. Polskie Towarzystwo Elektrotechniki Teoretycznej i Stosowanej. Oddział Gliwicko-Opolski [i in.]. [Gliwice] : Komitet Organizacyjny Sympozjum PPEE i Seminarium BSE, 2007, s. 259-262, bibliogr. 8 poz.
ISBN: 978-83-922242-3-5
Seria: (Archiwum Konferencji PTETiS ; vol. 24)
Słowa kluczowe polskie: wskaĽnik przezierny ; HUD ; FPGA ; przetwarzanie obrazów
Słowa kluczowe angielskie: head up display ; HUD ; FPGA ; image processing
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. 121601


108/134
Nr opisu: 0000029355
Tytuł oryginału: Sprzętowo wspomagana, selektywna realizacja programu w sterowniku logicznym
Tytuł w wersji angielskiej: Hardware supported selective control program execution in A PLC
Autorzy: Adam Milik.
¬ródło: -Pomiary Autom. Kontr. 2007 nr 7, s. 69-71, bibliogr. 7 poz.
p-ISSN: 0032-4140
Słowa kluczowe polskie: FPGA ; sterownik logiczny ; pamięć obrazu procesu ; LPC
Słowa kluczowe angielskie: FPGA ; logic controller ; process image memory ; LPC
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.661
Informacje o dostępie open-access: open-access-licence: OTHER
Dostęp on-line:


109/134
Nr opisu: 0000031057
Tytuł oryginału: Technika dekompozycji lingwistycznej oparta na podziale bazy wiedzy systemu wnioskowania przybliżonego.
Autorzy: Bernard Wyrwoł.
¬ródło: W: Szósta Krajowa Konferencja Elektroniki, [Darłówko Wschodnie, 11-13 czerwca 2007]. Materiały konferencji. T. 1. [Gdańsk] : [Polskie Towarzystwo Elektrotechniki Teoretycznej i Stosowanej], 2007, s. 207-212, bibliogr. 14 poz.
Organizator: Polskie Towarzystwo Elektrotechniki Teoretycznej i Stosowanej. Oddział Gdańsk, Wydział Elektroniki i Informatyki Politechniki Koszalińskiej
Słowa kluczowe polskie: funkcja przynależno¶ci ; reguła rozmyta ; relacja rozmyta ; baza wiedzy ; dekompozycja relacyjna ; dekompozycja lingwistyczna ; system regułowy FITA ; system relacyjny FATI ; wnioskowanie przybliżone ; FPGA ; układ reprogramowalny FPGA
Słowa kluczowe angielskie: membership function ; fuzzy rule ; fuzzy relation ; knowledge base ; relational decomposition ; linguistic decomposition ; First Inference Then Aggregation system ; First Aggregation Then Inference system ; fuzzy inference ; FPGA ; reprogrammable FPGA device ; uncertain reasoning
Typ publikacji: RK
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. Cz.01 119357


110/134
Nr opisu: 0000025349
Tytuł oryginału: Układy Max II - nowe spojrzenie na architekturę struktur CPLD
Autorzy: W. Grabiec, Dariusz Kania.
¬ródło: -Elektronika 2007 R. 48 nr 3, s. 42-46, bibliogr. 11 poz.
p-ISSN: 0033-2089
Słowa kluczowe polskie: CPLD ; układ MAX II ; układ cyfrowy ; FPGA ; interfejs JTAG
Słowa kluczowe angielskie: CPLD ; MAX II circuit ; digital circuit ; FPGA ; JTAG interface
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.2411
Dostęp on-line:


111/134
Nr opisu: 0000040959
Tytuł oryginału: ZIR-WD road traffic video detectors programmable solutions.
Autorzy: Jan** Piecha, R. Balcer.
¬ródło: W: Transportation and logistics integrated systems. ITS-ILS'07. International conference, Cracow, 11-12 October 2007. [Dokument elektroniczny]. AGH University of Science and Technology. Faculty of Electric, Automatics, Informatics and Electronics. Institute of Automatics. Cracow : [Akademia Górniczo-Hutnicza], 2007, dysk optyczny (CD-ROM) s. 235-237
Słowa kluczowe polskie: wideodetekcja ; FPGA
Słowa kluczowe angielskie: video detection ; FPGA
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. Cz.01 E-116


112/134
Nr opisu: 0000023426
Tytuł oryginału: BDD-based decompositions of multiple output logic functions
Autorzy: Andrzej* Dzikowski, Edward** Hrynkiewicz.
¬ródło: -Bull. Pol. Acad. Sci., Tech. Sci. 2006 vol. 54 no. 4, s. 489-498, bibliogr. 14 poz.
p-ISSN: 0239-7528
e-ISSN: 0239-7528
Słowa kluczowe polskie: binarny diagram decyzyjny ; dekompozycja ; FPGA
Słowa kluczowe angielskie: binary decision diagram ; decomposition ; FPGA
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.1277
Dostęp on-line:


113/134
Nr opisu: 0000032709
Tytuł oryginału: Dekompozycja algorytmu rejestracji zdarzeń drogowych na procedury realizowane potokowo.
Autorzy: Wiesław Pamuła, K. Pi±stka.
¬ródło: W: Telematyka i bezpieczeństwo transportu. TiBT'06. VI Konferencja, Katowice, 12-13 paĽdziernika 2006 r. [Dokument elektroniczny]. T. 1: Telematyka transportu. Red. Jan Piecha. Katowice : Wydaw. Katedry Systemów Informatycznych Transportu, 2006, dysk optyczny (CD-ROM) s. 48-58, bibliogr. 29 poz.
Słowa kluczowe polskie: rejestrator zdarzeń drogowych ; przetwarzanie potokowe ; FPGA
Słowa kluczowe angielskie: traffic accident recorder ; pipeline processing ; FPGA
Typ publikacji: RK
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. MgCzO E-97


114/134
Nr opisu: 0000022617
Tytuł oryginału: Kodowanie funkcji wyj¶ciowych z obszarów diagramu BDD zespołu funkcji logicznych wyznaczonych podczas dekompozycji diagramu dla układów FPGA.
Tytuł w wersji angielskiej: FPGA-oriented output function coding for BDD areas obtained by decomposition of a multiple-output function BDD
Autorzy: Andrzej* Dzikowski, Edward** Hrynkiewicz.
¬ródło: W: V Krajowa Konferencja Elektroniki, Darłówko Wschodnie, 12-14 czerwca 2006 r.. Warszawa : Wydaw. Czasopism i Ksi±żek Technicznych SIGMA-NOT, 2006, s. 15-17, bibliogr. 16 poz.
Seria: (Elektronika ; R. 47, nr 11 0033-2089)
Słowa kluczowe polskie: FPGA ; funkcja wyj¶ciowa ; diagram MTBDD ; dekompozycja ; funkcja logiczna
Słowa kluczowe angielskie: FPGA ; output function ; MTBDD diagram ; decomposition ; logical function
Typ publikacji: RK
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.2411


115/134
Nr opisu: 0000018595
Tytuł oryginału: Architektura zintegrowanego wideodetektora zdarzeń drogowych.
Tytuł w wersji angielskiej: Architecture of an integrated wideodetector od road traffic incidents
Autorzy: Wiesław Pamuła.
¬ródło: W: Telematyka i bezpieczeństwo ruchu drogowego. TIBRD'05. V Konferencja naukowa, Katowice - Ustroń-Jaszowiec, 17-19 listopada 2005. [Dokument elektroniczny]. T. 5. Sosnowiec : Uniwersytet ¦l±ski. Wydział Informatyki i Nauki o Materiałach. Instytut Informatyki. Zakład Systemów Komputerowych, 2005, dysk optyczny (CD-ROM) s. 114-120, bibliogr. 12 poz.
ISBN: 83-909518-7-8
Organizator: Wydział Transportu Politechniki ¦l±skiej, Katowice. Zakład Informatyki Transportu
Słowa kluczowe polskie: przetwarzanie obrazów ; FPGA ; wideodetekcja
Słowa kluczowe angielskie: image processing ; FPGA ; videodetection
Typ publikacji: RK
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. E-75


116/134
Nr opisu: 0000014670
Tytuł oryginału: Challenges in implementation of FPAA/FPGA mixed-signal technology.
Autorzy: Adam Ziębiński, Lech** Znamirowski.
¬ródło: W: Proceedings of the International Conference on Engineering Education. ICEE'2005. Global education interlink, Gliwice, Poland, July 25-29, 2005. Vol. 1. Eds: Jerzy Mo¶ciński, Marcin Maci±żek. Gliwice : Silesian University of Technology, 2005, s. 576-588, bibliogr. 37 poz.
Uwagi: Toż na CD
Słowa kluczowe polskie: układ sygnałów mieszanych ; FPAA ; FPGA ; układ rekonfigurowalny
Słowa kluczowe angielskie: mixed signal circuit ; FPAA ; FPGA ; reconfigurable hardware
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. Cz.01 112983, Cz.01 E-35


117/134
Nr opisu: 0000126391
Tytuł oryginału: Remarks on improving of operation speed of the PLCs.
Autorzy: Mirosław Chmiel, Edward** Hrynkiewicz, Adam Milik.
¬ródło: W: Proceedings of the 16th IFAC World Congress, Prague, Czech Republic, July 3-8, 2005. Oxford : Elsevier, 2005, s. 44-49, bibliogr. 13 poz.
ISBN: 978-0-08-045108-4
Seria: (IFAC Proceedings Volumes ; vol. 38, iss. 1 1474-6670)
Bazy indeksuj±ce publikację: Scopus
DOI:
Słowa kluczowe polskie: programowalny sterownik logiczny ; jednostka centralna ; jednostka bitowo-bajtowa ; program sterowania ; czas obiegu pętli ; wydajno¶ć ; rekonfigurowalny sterownik logiczny ; układ logiki programowalnej ; FPGA ; przetwarzanie równoległe
Słowa kluczowe angielskie: programmable logic controller ; central processing unit ; bit-byte structure of CPU ; control program ; scan time ; throughput time ; reconfigurable logic controller ; programmable logic device ; FPGA ; parallel processing
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


118/134
Nr opisu: 0000126389
Tytuł oryginału: Tools and technologies for designing control systems using programmable logic devices.
Autorzy: Adam Milik, M. Dykierek.
¬ródło: W: Proceedings of the 16th IFAC World Congress, Prague, Czech Republic, July 3-8, 2005. Oxford : Elsevier, 2005, s. 38-43, bibliogr. 16 poz.
ISBN: 978-0-08-045108-4
Seria: (IFAC Proceedings Volumes ; vol. 38, iss. 1 1474-6670)
Bazy indeksuj±ce publikację: Scopus
DOI:
Słowa kluczowe polskie: układ logiki programowalnej ; PLD ; bezpo¶rednio programowalna macierz bramek ; FPGA ; złożony programowalny układ elektroniczny ; CPLD ; VHDL ; Verilog
Słowa kluczowe angielskie: programmable logic device ; PLD ; Field Programmable Gate Array ; FPGA ; Complex Programmable Logic Device ; CPLD ; VHDL ; Verilog
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


119/134
Nr opisu: 0000010654
Tytuł oryginału: An algorithm for MSE optimal CSD terms allocation.
Autorzy: Jacek Izydorczyk.
¬ródło: W: Proceedings of IFAC Workshop on Programmable Devices and Systems. PDS 2004, Cracow, November 18th -19th, 2004. [Gliwice] : [Instytut Elektroniki. Wydział Automatyki, Elektroniki i Informatyki Politechniki ¦l±skiej], [2004], s. 356-360, bibliogr. 6 poz.
ISBN: 83-908409-8-7
Organizator: Institute of Electronics. Faculty of Automatic Control, Electronics and Computer Science. Silesian University of Technology. Gliwice [i in.]
Słowa kluczowe polskie: filtr FIR ; kwantyzacja ; DSP ; FPGA
Słowa kluczowe angielskie: FIR filter ; quantization ; DSP ; FPGA
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. 111563


120/134
Nr opisu: 0000010638
Tytuł oryginału: High speed arithmetic calculation unit for Xilinx type FPGAs.
Autorzy: Edward** Hrynkiewicz, Adam Milik, Dariusz Polok.
¬ródło: W: Proceedings of IFAC Workshop on Programmable Devices and Systems. PDS 2004, Cracow, November 18th -19th, 2004. [Gliwice] : [Instytut Elektroniki. Wydział Automatyki, Elektroniki i Informatyki Politechniki ¦l±skiej], [2004], s. 181-185, bibliogr. 9 poz.
ISBN: 83-908409-8-7
Organizator: Institute of Electronics. Faculty of Automatic Control, Electronics and Computer Science. Silesian University of Technology. Gliwice [i in.]
Słowa kluczowe polskie: FPGA ; synteza wysokiego poziomu ; arytmometr
Słowa kluczowe angielskie: FPGA ; high level synthesis ; arithmetic unit ; reconfigurable logic
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. 111563


121/134
Nr opisu: 0000009567
Tytuł oryginału: Metody syntezy dedykowane dla struktur FPGA typu tablicowego
Tytuł w wersji angielskiej: A method of synthesis for LUT-based FPGAs
Autorzy: Edward** Hrynkiewicz, Dariusz Kania.
¬ródło: -Kwart. Elektron. Telekom. 2004 t. 50 z. 3, s. 325-342, bibliogr. 22 poz.
p-ISSN: 0867-6747
Słowa kluczowe polskie: synteza logiczna ; dekompozycja ; partycjonowanie ; FPGA
Słowa kluczowe angielskie: logic synthesis ; decomposition ; partitioning ; FPGA
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.168


122/134
Nr opisu: 0000013978
Tytuł oryginału: Modyfikacje dekompozycji obszarowej zespołu funkcji logicznych z wykorzystaniem diagramów ROBDD.
Autorzy: Andrzej* Dzikowski, Edward** Hrynkiewicz.
¬ródło: W: Trzecia Krajowa Konferencja Elektroniki, [Kołobrzeg, 16-18 czerwca 2004 r.]. Materiały konferencji. T. 1. Koszalin : Wydaw. Uczelniane Politechniki Koszalińskiej, 2004, s. 285-290, bibliogr. 9 poz.
Organizator: Wydział Elektroniki Politechniki Koszalińskiej
Słowa kluczowe polskie: binarny diagram decyzyjny ; dekompozycja ; FPGA
Słowa kluczowe angielskie: binary decision diagram ; decomposition ; FPGA
Typ publikacji: RK
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. 113299


123/134
Nr opisu: 0000011333
Tytuł oryginału: Programmable Analog/Digital Arrays in control and simulation
Autorzy: Lech** Znamirowski, O. Palusinski, S. Vrudhula.
¬ródło: -Analog Integr. Circuits Signal Process. 2004 vol. 39 iss. 1, s. 55-73
Impact Factor: 0.207
p-ISSN: 0925-1030
e-ISSN: 1573-1979
Słowa kluczowe polskie: układ sygnałów mieszanych ; sterowanie adaptacyjne ; filtrowanie adaptacyjne ; programowalna matryca analogowa ; FPAA ; bezpo¶rednio programowalna macierz bramek ; FPGA ; sterowanie predykcyjne
Słowa kluczowe angielskie: mixed signal circuit ; adaptive control ; adaptive filtering ; Field Programmable Analog Array ; FPAA ; Field Programmable Gate Array ; FPGA ; predictive control ; plant simulation
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


124/134
Nr opisu: 0000013977
Tytuł oryginału: Sprzętowy system wnioskowania przybliżonego.
Autorzy: Edward** Hrynkiewicz, Bernard Wyrwoł.
¬ródło: W: Trzecia Krajowa Konferencja Elektroniki, [Kołobrzeg, 16-18 czerwca 2004 r.]. Materiały konferencji. T. 1. Koszalin : Wydaw. Uczelniane Politechniki Koszalińskiej, 2004, s. 267-272, bibliogr. 16 poz.
Organizator: Wydział Elektroniki Politechniki Koszalińskiej
Słowa kluczowe polskie: wnioskowanie przybliżone ; funkcja przynależno¶ci ; relacja rozmyta ; dekompozycja ; hierarchiczny system wnioskuj±cy ; relacyjny system wnioskuj±cy ; układ programowalny ; FPGA
Słowa kluczowe angielskie: uncertain reasoning ; membership function ; fuzzy relation ; decomposition ; hierarchical inference system ; relation inference system ; programmable device ; FPGA
Typ publikacji: RK
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. 113299


125/134
Nr opisu: 0000006302
Tytuł oryginału: Accelerated co-simulation of hardware-software system based on configurable hardware accelerator and selective simulation.
Autorzy: Adam Milik, Edward** Hrynkiewicz.
¬ródło: W: Programmable devices and systems 2003. (PDS 2003). A proceedings volume from the 6th IFAC Workshop, Ostrava, Czech Republik, 11-13 February 2003. Ed. by: V. Srovnal, K. Vlcek. Oxford : Pergamon Press, 2003, s. 31-36, bibliogr. 8 poz.
ISBN: 008 044130 0
Organizator: Department of Measurement and Control. Faculty of Electrical Engineering and Computer Science. VSB Technical University of Ostrava. Czech Republik
Słowa kluczowe polskie: FPGA ; CPU ; SoC ; system jednoukładowy ; symulacja ; symulacja współbieżna ; symulacja współbieżna sprzętu i oprogramowania ; HDL ; Verilog ; PLI
Słowa kluczowe angielskie: FPGA ; CPU ; SoC ; System on Chip ; simulation ; co-simulation ; hardware and software co-simulation ; HDL ; Verilog ; PLI
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. B. zak. Au3 9644


126/134
Nr opisu: 0000098288
Tytuł oryginału: Accelerated co-simulation of hardware-software system based on configurable hardware accelerator and selective simulation.
Autorzy: Adam Milik, Edward** Hrynkiewicz.
¬ródło: W: IFAC Workshop on Programmable Devices and Systems. PDS 2003, Ostrava, Czech Republik, February 11th-13th, 2003. Preprints. Ostrava : VSB - Technicka univerzita Ostrava, 2003, s. 17-22, bibliogr. 8 poz.
Organizator: Department of Measurement and Control. Faculty of Electrical Engineering and Computer Science. VSB - Technical University of Ostrava. Czech Republic, Institute of Electronics. Silesian Technical University. Gliwice. Poland
Słowa kluczowe polskie: FPGA ; CPU ; SoC ; System on Chip ; symulacja ; symulacja współbieżna ; symulacja współbieżna sprzętu i oprogramowania ; HDL ; Verilog ; PLI
Słowa kluczowe angielskie: FPGA ; CPU ; SoC ; System on Chip ; simulation ; co-simulation ; hardware and software co-simulation ; HDL ; Verilog ; PLI
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.


127/134
Nr opisu: 0000001558
Tytuł oryginału: Dekompozycja wielokrotna w syntezie logicznej dla struktur FPGA typu tablicowego
Tytuł w wersji angielskiej: Multiple-decomposition within logie synthesis for LUT-based FPGA
Autorzy: Andrzej** Kania.
¬ródło: -Elektronika 2003 R. 44 nr 2/3, s. 43-46, bibliogr. 25 poz.
p-ISSN: 0033-2089
Słowa kluczowe polskie: synteza logiczna ; dekompozycja wielokrotna ; FPGA ; teoria Curtisa
Słowa kluczowe angielskie: logic synthesis ; multiple decomposition ; FPGA ; Curtis theory
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.2411


128/134
Nr opisu: 0000006310
Tytuł oryginału: Impact of decomposition direction on synthesis effectiveness.
Autorzy: Edward** Hrynkiewicz, Dariusz Kania.
¬ródło: W: Programmable devices and systems 2003. (PDS 2003). A proceedings volume from the 6th IFAC Workshop, Ostrava, Czech Republik, 11-13 February 2003. Ed. by: V. Srovnal, K. Vlcek. Oxford : Pergamon Press, 2003, s. 381-386, bibliogr. 17 poz.
ISBN: 008 044130 0
Organizator: Department of Measurement and Control. Faculty of Electrical Engineering and Computer Science. VSB Technical University of Ostrava. Czech Republik
Słowa kluczowe polskie: dekompozycja ; algorytm ; komputerowe wspomaganie projektowania układów ; VLSI ; FPGA
Słowa kluczowe angielskie: decomposition ; algorithm ; computer aided circuits design ; VLSI ; FPGA
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. B. zak. Au3 9644


129/134
Nr opisu: 0000098311
Tytuł oryginału: Impact of decomposition direction on synthesis effectiveness.
Autorzy: Edward** Hrynkiewicz, Dariusz Kania.
¬ródło: W: IFAC Workshop on Programmable Devices and Systems. PDS 2003, Ostrava, Czech Republik, February 11th-13th, 2003. Preprints. Ostrava : VSB - Technicka univerzita Ostrava, 2003, s. 144-149, bibliogr. 17 poz.
Organizator: Department of Measurement and Control. Faculty of Electrical Engineering and Computer Science. VSB - Technical University of Ostrava. Czech Republic, Institute of Electronics. Silesian Technical University. Gliwice. Poland
Słowa kluczowe polskie: dekompozycja ; algorytm ; komputerowe wspomaganie projektowania układów ; VLSI ; FPGA
Słowa kluczowe angielskie: decomposition ; algorithm ; computer aided circuits design ; VLSI ; FPGA
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.


130/134
Nr opisu: 0000006312
Tytuł oryginału: System level integration circuits.
Autorzy: Maciej** Nowiński, Tomasz Rudnicki.
¬ródło: W: Programmable devices and systems 2003. (PDS 2003). A proceedings volume from the 6th IFAC Workshop, Ostrava, Czech Republik, 11-13 February 2003. Ed. by: V. Srovnal, K. Vlcek. Oxford : Pergamon Press, 2003, s. 401-406, bibliogr. 7 poz.
ISBN: 008 044130 0
Organizator: Department of Measurement and Control. Faculty of Electrical Engineering and Computer Science. VSB Technical University of Ostrava. Czech Republik
Słowa kluczowe polskie: SoC ; SoS ; SLI ; FPSLIC ; PsoC ; FPGA ; przetwornik analogowo-cyfrowy ; przetwornik cyfrowo-analogowy ; system jednoukładowy
Słowa kluczowe angielskie: SoC ; SoS ; SLI ; FPSLIC ; PsoC ; FPGA ; A/D converter ; D/A converter ; System on Chip
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. B. zak. Au3 9644


131/134
Nr opisu: 0000098305
Tytuł oryginału: System level integration circuits.
Autorzy: Maciej** Nowiński, Tomasz Rudnicki.
¬ródło: W: IFAC Workshop on Programmable Devices and Systems. PDS 2003, Ostrava, Czech Republik, February 11th-13th, 2003. Preprints. Ostrava : VSB - Technicka univerzita Ostrava, 2003, s. 104-109, bibliogr. 7 poz.
Organizator: Department of Measurement and Control. Faculty of Electrical Engineering and Computer Science. VSB - Technical University of Ostrava. Czech Republic, Institute of Electronics. Silesian Technical University. Gliwice. Poland
Słowa kluczowe polskie: SoC ; SoS ; SLI ; FPSLIC ; PsoC ; FPGA ; przetwornik analogowo-cyfrowy ; przetwornik cyfrowo-analogowy
Słowa kluczowe angielskie: SoC ; SoS ; SLI ; FPSLIC ; PsoC ; FPGA ; A/D converter ; D/A converter
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.


132/134
Nr opisu: 0000007875
Tytuł oryginału: System rejestracji i przetwarzania obrazu cyfrowego zdarzeń drogowych
Tytuł w wersji angielskiej: A system for registering and processing of digital images of traffic incidents
Autorzy: Wiesław Pamuła, Teresa Pamuła, Zbigniew Czapla.
¬ródło: -Zesz. Nauk. P¦l., Transp. 2003 z. 48, s. 265-272, bibliogr. 9 poz.
p-ISSN: 0209-3324
Słowa kluczowe polskie: obraz cyfrowy ; przetwarzanie obrazów ; rejestracja obrazu ; zdarzenie drogowe ; FPGA
Słowa kluczowe angielskie: digital image ; image processing ; image registration ; road incident ; FPGA
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.4300


133/134
Nr opisu: 0000013685
Tytuł oryginału: Układy arbitrażu w systemach wieloprocesorowych. Rozprawa doktorska.
Autorzy: Krzysztof Taborek.
Miejsce i rok obrony: Gliwice, 2003
Opis fizyczny: , 150 s., bibliogr. 96 poz.
Uczelnia i wydział: Politechnika ¦l±ska. Wydział Automatyki, Elektroniki i Informatyki.
Promotor: dr hab. inż. Edward** Hrynkiewicz
Słowa kluczowe polskie: system komputerowy ; systemy ze wspóln± pamięci± ; system wieloprocesorowy ; układ arbitrażu ; algorytm obsługi zgłoszeń ; FPGA
Słowa kluczowe angielskie: computer system ; systems with shared memory ; multiprocessing system ; arbitration circuit ; algorithm for handling requests ; FPGA
Typ publikacji: D
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. Cz.Ab. R-3777
Dostęp BCP¦:


134/134
Nr opisu: 0000001172
Tytuł oryginału: Optimization technique for dynamic reconfiguration of programmable analog/digital arrays
Autorzy: Lech** Znamirowski, O. Palusinski, C. Reiser.
¬ródło: -Analog Integr. Circuits Signal Process. 2002 vol. 31 iss. 1, s. 19-30
Impact Factor: 0.204
p-ISSN: 0925-1030
e-ISSN: 1573-1979
Słowa kluczowe polskie: układ rekonfigurowalny ; filtracja adaptacyjna ; FPGA ; FPAA
Słowa kluczowe angielskie: reconfigurable hardware ; adaptive filtering ; FPGA ; FPAA
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


stosuj±c format:
Nowe wyszukiwanie