Wynik wyszukiwania
Zapytanie: CENTRAL PROCESSING UNIT
Liczba odnalezionych rekordów: 21



Przej¶cie do opcji zmiany formatu | Wy¶wietlenie wyników w wersji do druku | Pobranie pliku do edytora | Przesłanie wyników do modułu analizy | excel | Nowe wyszukiwanie
1/21
Nr opisu: 0000127868
Tytuł oryginału: Implementation of a two-processor CPU for a programmable logic controller designed on FPGA chip.
Autorzy: Mirosław Chmiel, J. Mocha, A. Lech.
¬ródło: W: 2018 International Conference on Signals and Electronic Systems (ICSES), Kraków, Poland, 10-12 September 2018. Eds. Witold Machowski, Jacek Stępień. Piscataway : IEEE, 2018, s. 13-18, bibliogr. 15 poz.
ISBN: 978-153866768-2
Punktacja MNiSW: 20.000
Liczba arkuszy wydawniczych: 0,3
Bazy indeksuj±ce publikację: Scopus; IEEE Xplore
Słowa kluczowe polskie: jednostka centralna ; tablica logiczna programowalna przez użytkownika ; sterowanie mikroprocesorowe ; mikroprogramowanie ; programowalny sterownik logiczny ; język programowania
Słowa kluczowe angielskie: central processing unit ; field programmable logic arrays ; microprocessor control ; microprogramming ; programmable logic controller ; programming language
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


2/21
Nr opisu: 0000106854
Tytuł oryginału: An IEC 61131-3-based PLC implemented by means of an FPGA
Autorzy: Mirosław Chmiel, Józef Kulisz, Robert Czerwiński, A. Krzyżyk, M. Rosół, Patryk* Smolarek.
¬ródło: -Microprocess. Microsyst. 2016 vol. 44, s. 28-37, bibliogr. 37 poz.
Impact Factor: 1.025
Punktacja MNiSW: 20.000
p-ISSN: 0141-9331
e-ISSN: 1872-9436
DOI:
Słowa kluczowe polskie: programowalny sterownik logiczny ; EN 61131-3 ; jednostka centralna ; jednostka arytmetyczno-logiczna ; arytmetyka zmiennoprzecinkowa ; FPGA
Słowa kluczowe angielskie: programmable logic controller ; EN 61131-3 ; central processing unit ; arithmetic and logic unit ; floating-point arithmetic ; Field Programmable Gate Array
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


3/21
Nr opisu: 0000116529
Tytuł oryginału: Central processing unit of IEC 61131-3-based PLC.
Autorzy: Przemysław Mazur, Mirosław Chmiel, Robert Czerwiński.
¬ródło: W: 14th IFAC Conference on Programmable Devices and Embedded Systems. PDES 2016 Brno, Czech Republic, 5-7 October 2016. Ed. by Zdenek Bradac. Amsterdam : Elsevier, 2016, s. 254-259, bibliogr. 25 poz.
Seria: (IFAC-PapersOnLine ; vol. 49, iss. 25 2405-8963)
Liczba arkuszy wydawniczych: 0,5
Bazy indeksuj±ce publikację: Web of Science
DOI:
Słowa kluczowe polskie: PLC ; IEC 61131-3 ; jednostka centralna ; procesor
Słowa kluczowe angielskie: PLC ; IEC 61131-3 ; central processing unit ; CPU
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


4/21
Nr opisu: 0000111709
Tytuł oryginału: FPGA-based two-processor CPU for PLC.
Autorzy: Mirosław Chmiel, W. Kloska, Dariusz Polok, J. Mocha.
¬ródło: W: 2016 International Conference on Signals and Electronic Systems (ICSES), Kraków, Poland, 5-7 September 2016. Eds.: Witold Machowski and Jacek Stępień. Piscataway : IEEE, 2016, s. 247-252, bibliogr. 21 poz.
ISBN: 978-1-5090-2667-8
Liczba arkuszy wydawniczych: 0,3
Bazy indeksuj±ce publikację: Web of Science
DOI:
Słowa kluczowe polskie: FPGA ; jednostka centralna ; programowalny sterownik logiczny ; język programowania ; lista instrukcji ; logika programowalna
Słowa kluczowe angielskie: Field Programmable Gate Array ; central processing unit ; programmable logic controller ; programming language ; instruction List ; programmable logic
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


5/21
Nr opisu: 0000111834
Tytuł oryginału: IEC 6131-3 compliant PLC structure based on FPGA multi-core solution.
Autorzy: Piotr Chodorowski, Mirosław Chmiel.
¬ródło: W: 2016 International Conference on Signals and Electronic Systems (ICSES), Kraków, Poland, 5-7 September 2016. Eds.: Witold Machowski and Jacek Stępień. Piscataway : IEEE, 2016, s. 237-242, bibliogr. 20 poz.
ISBN: 978-1-5090-2667-8
Liczba arkuszy wydawniczych: 0,56
Bazy indeksuj±ce publikację: Web of Science
DOI:
Słowa kluczowe polskie: układ steruj±cy ; jednostka centralna ; FPGA ; EN 61131-3 ; programowalny sterownik logiczny
Słowa kluczowe angielskie: control system ; central processing unit ; Field Programmable Gate Array ; EN 61131-3 ; programmable logic controller
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


6/21
Nr opisu: 0000100895
Tytuł oryginału: A hardware implementation of arithmetic operations for an FPGA-based programmable logic controller.
Autorzy: Józef Kulisz, Mirosław Chmiel, A. Krzyżyk, M. Rosół.
¬ródło: W: [13th] IFAC Conference on Programmable Devices and Embedded Systems. PDeS 2015, Cracow, May 13th - 14th, 2015. Preprints. [B.m.] : [b.w.], 2015, s. 471-476, bibliogr. 22 poz.
Organizator: Institute of Electronics. Silesian University of Technology. Gliwice. Poland, Department of Cybernetics and Biomedical Engineering. Faculty of Electrical Engineering and Computer Science. VSB Technical University of Ostrava. Ostrava. Czech Republic, Department of Control and Instrumentation. Faculty of Electrical Engineering and Communication. Brno University of Technology. Brno. Czech Republic
Uwagi: Toż na CD-ROM
Liczba arkuszy wydawniczych: 0,3
Słowa kluczowe polskie: programowalny sterownik logiczny ; jednostka centralna ; jednostka arytmetyczno-logiczna ; algorytmy arytmetyczne ; mikroprocesor ; układ cyfrowy ; układ logiczny
Słowa kluczowe angielskie: programmable logic controller ; central processing unit ; arithmetic and logic unit ; arithmetic algorithms ; microprocessor ; digital circuit ; logic array ; field programmable gate arrays
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. Cz.O1 144118 + CD


7/21
Nr opisu: 0000104485
Tytuł oryginału: A hardware implementation of arithmetic operations for an FPGA-based programmable logic controller
Autorzy: Józef Kulisz, Mirosław Chmiel, A. Krzyżyk, M. Rosół.
¬ródło: -IFAC-PapersOnLine 2015 vol. 48 iss. 4, s. 460-465, bibliogr. 22 poz.
Uwagi: Referat wygłoszony na: 13th IFAC and IEEE Conference on Programmable Devices and Embedded Systems - PDES 2015
Punktacja MNiSW: 5.000
Liczba arkuszy wydawniczych: 0,5
e-ISSN: 2405-8963
DOI:
Słowa kluczowe polskie: programowalny sterownik logiczny ; jednostka centralna ; jednostka arytmetyczno-logiczna ; algorytmy arytmetyczne ; mikroprocesor ; układ cyfrowy ; układ logiczny
Słowa kluczowe angielskie: programmable logic controller ; central processing unit ; arithmetic and logic unit ; arithmetic algorithms ; microprocessor ; digital circuit ; logic array ; field programmable gate arrays ; floating-point arithmetic
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


8/21
Nr opisu: 0000106168
Tytuł oryginału: Design of rail passengers safety and comfort system as three-objective discrete static optimization problem.
Autorzy: Adam Gałuszka, Andrzej ¦wierniak, T. Hejczyk, B. Wszołek, Jakub Młyńczak.
¬ródło: W: 13th Annual International Industrial Simulation Conference 2015. ISC 2015, Valencia, Spain, 1 June 2015 through 3 June 2015. Ed. by Carlos Enrique Palau Salvador. [B.m.] : EUROSIS, 2015, s. 89-94, bibliogr. 7 poz.
ISBN: 978-90-77381-89-2
Liczba arkuszy wydawniczych: 0,3
Bazy indeksuj±ce publikację: Scopus
DOI:
Słowa kluczowe polskie: optymalizacja dyskretna statyczna ; optymalizacja wielokryterialna ; diagnostyka pojazdu ; o¶rodek obserwacyjny ; jednostka centralna ; informacja dynamiczna dla pasażerów ; zliczanie potoku pasażerów ; monitoring wizyjny ; bezpieczeństwo w pasażerskich przewozach kolejowych
Słowa kluczowe angielskie: discrete static optimization ; multi-objective optimization ; vehicle diagnostics ; surveillance center ; central processing unit ; dynamic information for passengers ; counting passenger flows ; video monitoring ; safety in passenger railway traffic
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Informacje o dostępie open-access: open-access-licence: OTHER
Dostęp on-line:


9/21
Nr opisu: 0000100892
Tytuł oryginału: IEC 61131-3-based PLC implemented by means of FPGA.
Autorzy: Mirosław Chmiel, Robert Czerwiński, P. Smolarek.
¬ródło: W: [13th] IFAC Conference on Programmable Devices and Embedded Systems. PDeS 2015, Cracow, May 13th - 14th, 2015. Preprints. [B.m.] : [b.w.], 2015, s. 383-388, bibliogr. 16 poz.
Organizator: Institute of Electronics. Silesian University of Technology. Gliwice. Poland, Department of Cybernetics and Biomedical Engineering. Faculty of Electrical Engineering and Computer Science. VSB Technical University of Ostrava. Ostrava. Czech Republic, Department of Control and Instrumentation. Faculty of Electrical Engineering and Communication. Brno University of Technology. Brno. Czech Republic
Uwagi: Toż na CD-ROM
Liczba arkuszy wydawniczych: 0,3
Słowa kluczowe polskie: system sterowania ; jednostka centralna ; układ logiki programowalnej ; EN 61131-3 ; programowalny sterownik logiczny
Słowa kluczowe angielskie: control system ; central processing unit ; programmable logic device ; EN 61131-3 ; programmable logic controller
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. Cz.O1 144118 + CD


10/21
Nr opisu: 0000110960
Tytuł oryginału: IEC 61131-3-based PLC Implemented by means of FPGA
Autorzy: Mirosław Chmiel, Robert Czerwiński, Patryk* Smolarek.
¬ródło: -IFAC-PapersOnLine 2015 vol. 48 iss. 4, s. 374-379, bibliogr. 16 poz.
Uwagi: Referat wygłoszony na: 13th IFAC and IEEE Conference on Programmable Devices and Embedded Systems - PDES 2015
Punktacja MNiSW: 5.000
Liczba arkuszy wydawniczych: 0,5
e-ISSN: 2405-8963
DOI:
Słowa kluczowe polskie: układ steruj±cy ; jednostka centralna ; układ logiki programowalnej ; EN 61131-3 ; programowalny sterownik logiczny
Słowa kluczowe angielskie: control system ; central processing unit ; programmable logic device ; EN 61131-3 ; programmable logic controller
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


11/21
Nr opisu: 0000106333
Tytuł oryginału: Popular microcontrollers execute IEC 61131-3 standard operators and functional blocks in simply automatic control tasks.
Autorzy: Mirosław Chmiel, Edward** Hrynkiewicz, Dariusz Polok, J. Mocha.
¬ródło: W: 20th International Conference on Methods and Models in Automation and Robotics (MMAR), Międzyzdroje, Poland, 24-27 August 2015. Piscataway : Institute of Electrical and Electronics Engineers, 2015, s. 643-648, bibliogr. 21 poz.
ISBN: 978-1-4799-8700-9978-1-4799-8701-6
Liczba arkuszy wydawniczych: 0,3
Bazy indeksuj±ce publikację: Scopus; IEEE Xplore; INSPEC; Web of Science
DOI:
Słowa kluczowe polskie: jednostka centralna ; programowalny sterownik logiczny ; sterowanie mikroprocesorowe ; język programowania ; program sterowania ; mikroprogramowanie ; operatory języka
Słowa kluczowe angielskie: central processing unit ; programmable logic controller ; microprocessor control ; programming language ; control program ; microprogramming ; language operators
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


12/21
Nr opisu: 0000113723
Tytuł oryginału: About implementation of IEC 61131-3 IL function blocks in standard microcontrollers
Autorzy: Mirosław Chmiel, Jan* Mocha, Edward** Hrynkiewicz, Dariusz Polok.
¬ródło: -Int. J. Electron. Telecommun. 2014 vol. 60 no. 1, s. 33-38, bibliogr. 15 poz.
Punktacja MNiSW: 15.000
p-ISSN: 0867-6747
DOI:
Słowa kluczowe angielskie: central processing unit ; programmable logic controller ; microprocessor control ; microprogramming ; programming language ; language operators
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Informacje o dostępie open-access: open-access-licence: OTHER
Dostęp on-line:


13/21
Nr opisu: 0000081975
Tytuł oryginału: The dynamic properties investigation of the PLC CPU implemented in FPGA.
Autorzy: Mirosław Chmiel, Edward** Hrynkiewicz.
¬ródło: W: Proceedings of 11th IFAC/IEEE International Conference on Programmable Devices and Embedded Systems. PDeS'2012, Brno, May 23th-25th, 2012. [Brno] : [Brno University of Technology. Faculty of Electrical Engineering and Communication], 2012, s. 126-131, bibliogr. 12 poz.
Organizator: Department of Control and Instrumentation. Faculty of Electrical Engineering and Communication. Brno University of Technology. Czech Republic [et al.]
DOI:
Słowa kluczowe polskie: programowalny sterownik logiczny ; jednostka centralna ; czas skanowania ; czas przepustowo¶ci ; czas odpowiedzi ; przetwarzanie współbieżne ; FPGA
Słowa kluczowe angielskie: programmable logic controller ; central processing unit ; scan time ; throughput time ; response time ; concurrent operation ; FPGA
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.


14/21
Nr opisu: 0000072422
Tytuł oryginału: Central processing units for PLC implementation in Virtex-4 FPGA.
Autorzy: Mirosław Chmiel, Jan* Mocha, Edward** Hrynkiewicz, Adam Milik.
¬ródło: W: 18th IFAC World Congress 2011, Milan, Italy, 28 August - 2 September 2011. Vol. 9. Red Hook : Curran, 2011, s. 6902-6907, bibliogr.
Słowa kluczowe polskie: programowalny sterownik logiczny ; PLC ; jednostka centralna ; długo¶ć cyklu produkcyjnego ; programowanie współbieżne ; układ FPGA ; FPGA
Słowa kluczowe angielskie: programmable logic controller ; PLC ; central processing unit ; throughput time ; concurrent programming ; Field Programmable Gate Array ; FPGA
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


15/21
Nr opisu: 0000063711
Tytuł oryginału: Xilinx Virtex-4 jako platforma rozwojowa jednostek centralnych PLC
Autorzy: Mirosław Chmiel, Jan* Mocha, Edward** Hrynkiewicz.
¬ródło: -Pomiary Autom. Kontr. 2011 vol. 57 nr 1, s. 55-57, bibliogr. 14 poz.
Punktacja MNiSW: 7.000
p-ISSN: 0032-4140
Słowa kluczowe polskie: programowalny sterownik logiczny ; PLC ; jednostka centralna ; przetwarzanie współbieżne ; układ FPGA
Słowa kluczowe angielskie: programmable logic controller ; PLC ; central processing unit ; concurrent operation ; FPGA system ; Field Programmable Gate Array
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.661
Informacje o dostępie open-access: open-access-licence: OTHER
Dostęp on-line:


16/21
Nr opisu: 0000059318
Tytuł oryginału: Concurrent operation of processors in the bit-byte CPU of a PLC
Autorzy: Mirosław Chmiel, Edward** Hrynkiewicz.
¬ródło: -Control Cybern. 2010 vol. 39 nr 2, s. 559-579, bibliogr. 16 poz.
Impact Factor: 0.300
p-ISSN: 0324-8569
Słowa kluczowe polskie: programowalny sterownik logiczny ; jednostka centralna ; przetwarzanie współbieżne ; przepustowo¶ć
Słowa kluczowe angielskie: programmable logic controller ; central processing unit ; concurrent operation ; throughput
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.3904
Dostęp on-line:


17/21
Nr opisu: 0000051798
Tytuł oryginału: Fast operating PLC based on event-driven control program tasks execution
Autorzy: Mirosław Chmiel, Edward** Hrynkiewicz, Adam Milik.
¬ródło: -Kwart. Elektron. Telekom. 2009 t. 55 z. 2, s. 269-286, bibliogr. 12 poz.
p-ISSN: 0867-6747
Słowa kluczowe polskie: programowalny sterownik logiczny ; jednostka centralna ; program kontroli ; pamięć obrazu procesu ; czas skanowania ; czas przepustowo¶ci
Słowa kluczowe angielskie: programmable logic controller ; central processing unit ; control program ; process image memory ; scan time ; throughput time
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.168


18/21
Nr opisu: 0000126391
Tytuł oryginału: Remarks on improving of operation speed of the PLCs.
Autorzy: Mirosław Chmiel, Edward** Hrynkiewicz, Adam Milik.
¬ródło: W: Proceedings of the 16th IFAC World Congress, Prague, Czech Republic, July 3-8, 2005. Oxford : Elsevier, 2005, s. 44-49, bibliogr. 13 poz.
ISBN: 978-0-08-045108-4
Seria: (IFAC Proceedings Volumes ; vol. 38, iss. 1 1474-6670)
Bazy indeksuj±ce publikację: Scopus
DOI:
Słowa kluczowe polskie: programowalny sterownik logiczny ; jednostka centralna ; jednostka bitowo-bajtowa ; program sterowania ; czas obiegu pętli ; wydajno¶ć ; rekonfigurowalny sterownik logiczny ; układ logiki programowalnej ; FPGA ; przetwarzanie równoległe
Słowa kluczowe angielskie: programmable logic controller ; central processing unit ; bit-byte structure of CPU ; control program ; scan time ; throughput time ; reconfigurable logic controller ; programmable logic device ; FPGA ; parallel processing
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


19/21
Nr opisu: 0000115755
Tytuł oryginału: Usprawnienie wymiany informacji w bitowo-bajtowej strukturze jednostki centralnej sterownika programowalnego
Autorzy: Mirosław Chmiel.
¬ródło: -Pr. Komis. Nauk. PAN Katow. 2005 nr 29, s. 70-72
p-ISSN: 0238-9991
Słowa kluczowe polskie: wymiana informacji ; sterownik programowalny ; jednostka centralna
Słowa kluczowe angielskie: information exchange ; programmable controller ; central processing unit
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.4217


20/21
Nr opisu: 0000010624
Tytuł oryginału: Concurrent operation of the processors in bit-byte CPU of a PLC.
Autorzy: Mirosław Chmiel, Edward** Hrynkiewicz.
¬ródło: W: Proceedings of IFAC Workshop on Programmable Devices and Systems. PDS 2004, Cracow, November 18th -19th, 2004. [Gliwice] : [Instytut Elektroniki. Wydział Automatyki, Elektroniki i Informatyki Politechniki ¦l±skiej], [2004], s. 15-20, bibliogr. 7 poz.
ISBN: 83-908409-8-7
Organizator: Institute of Electronics. Faculty of Automatic Control, Electronics and Computer Science. Silesian University of Technology. Gliwice [i in.]
Słowa kluczowe polskie: PLC ; jednostka centralna ; CPU ; czas skanowania ; czas przepustowo¶ci ; tryb współbieżny
Słowa kluczowe angielskie: PLC ; central processing unit ; CPU ; control program ; scan time ; throughput time ; concurrent mode
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. 111563


21/21
Nr opisu: 0000013666
Tytuł oryginału: Usprawnienie wymiany informacji pomiędzy procesorami bitowo-bajtowej jednostki centralnej sterownika programowalnego. Rozprawa doktorska.
Autorzy: Mirosław Chmiel.
Miejsce i rok obrony: Gliwice, 2003
Opis fizyczny: , 193 s., bibliogr. 174 poz.
Uczelnia i wydział: Politechnika ¦l±ska. Wydział Automatyki, Elektroniki i Informatyki.
Promotor: dr hab. inż. Edward** Hrynkiewicz
Słowa kluczowe polskie: sterownik programowalny ; mikroprocesor ; procesor bajtowy ; sterownik PLC ; struktura bitowa ; struktura bajtowa ; jednostka centralna
Słowa kluczowe angielskie: programmable logic controller ; microprocessor ; byte processor ; PLC controller ; bit structure ; byte structure ; central processing unit
Typ publikacji: D
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. Cz.Ab. R-3755
Dostęp BCP¦:


stosuj±c format:
Nowe wyszukiwanie