Wynik wyszukiwania
Zapytanie:
IL
Liczba odnalezionych rekordów:
6
Przej¶cie do opcji zmiany formatu
|
Wy¶wietlenie wyników w wersji do druku
|
Pobranie pliku do edytora
|
Przesłanie wyników do modułu analizy
|
excel
|
Nowe wyszukiwanie
1/6
Nr opisu:
0000125318
Tytuł oryginału:
Hardware mapping strategies of PLC programs in FPGAs.
Autorzy:
Adam
Milik
, Edward**
Hrynkiewicz
.
¬ródło:
W:
15th IFAC Conference on Programmable Devices and Embedded Systems
. PDeS 2018, Ostrava, Czech Republic, 23-25 May 2018. Ed. by Zdenek Slanina. Amsterdam : Elsevier, 2018
, s. 131-137, bibliogr. 26 poz.
Seria:
(
IFAC-PapersOnLine
; vol. 51, iss. 6 2405-8963)
Punktacja MNiSW:
15.000
Liczba arkuszy wydawniczych:
0,9
Bazy indeksuj±ce publikację:
Scopus; Web of Science
DOI:
Słowa kluczowe polskie:
PLC
;
LD
;
IL
;
SFC
;
FPGA
;
harmonogramowanie
;
odwzorowanie technologiczne
;
przetwarzanie potokowe
;
współdzielenie zasobów
Słowa kluczowe angielskie:
PLC
;
LD
;
IL
;
SFC
;
FPGA
;
scheduling
;
mapping
;
pipelining
;
resource sharing
Typ publikacji:
RK
Język publikacji:
ENG
Zasieg terytorialny:
Z
Afiliacja:
praca afiliowana w P¦l.
Dostęp on-line:
2/6
Nr opisu:
0000121224
Tytuł oryginału:
Multiple-Core PLC CPU implementation and programming
Autorzy:
Adam
Milik
.
¬ródło:
-
J. Circuits, Syst. Comput.
2018 vol. 27 no. 10
, art. 1850162 s. 1-7
Impact Factor:
0.939
Punktacja MNiSW:
15.000
p-ISSN:
0218-1266
e-ISSN:
1793-6454
DOI:
Słowa kluczowe polskie:
PLC
;
LD
;
IL
;
SFC
;
FPGA
;
kompilator
;
optymalizacja programu steruj±cego
;
programowanie
;
wykres przepływu danych
;
obliczenia równoległe
;
procesor wielordzeniowy
Słowa kluczowe angielskie:
PLC
;
LD
;
IL
;
SFC
;
FPGA
;
compiler
;
control program optimization
;
programming
;
data flow graph
;
parallel computation
;
multiple-core CPU
Typ publikacji:
A
Język publikacji:
ENG
Zasieg terytorialny:
Z
Afiliacja:
praca afiliowana w P¦l.
3/6
Nr opisu:
0000105292
Tytuł oryginału:
On hardware synthesis and implementation of PLC programs in FPGAs
Autorzy:
Adam
Milik
.
¬ródło:
-
Microprocess. Microsyst.
2016 vol. 44
, s. 2-16, bibliogr. 37 poz.
Impact Factor:
1.025
Punktacja MNiSW:
20.000
p-ISSN:
0141-9331
e-ISSN:
1872-9436
DOI:
Słowa kluczowe polskie:
PLC
;
FPGA
;
DSP48
;
LD
;
IL
;
SFC
;
DFG
;
synteza wysokiego poziomu
;
synteza logiczna
;
układ rekonfigurowalny
Słowa kluczowe angielskie:
PLC
;
FPGA
;
DSP48
;
LD
;
IL
;
SFC
;
DFG
;
high level synthesis
;
logic synthesis
;
reconfigurable hardware
Typ publikacji:
A
Język publikacji:
ENG
Zasieg terytorialny:
Z
Afiliacja:
praca afiliowana w P¦l.
Dostęp on-line:
4/6
Nr opisu:
0000105918
Tytuł oryginału:
On the systematic method of conditional control program execution by a PLC
Autorzy:
Adam
Milik
, Mirosław
Chmiel
, Edward**
Hrynkiewicz
.
¬ródło:
-
Bull. Pol. Acad. Sci., Tech. Sci.
2016 vol. 64 no. 1
, s. 161-170, bibliogr. 21 poz.
Impact Factor:
1.156
Punktacja MNiSW:
25.000
p-ISSN:
0239-7528
e-ISSN:
2300-1917
DOI:
Słowa kluczowe polskie:
program sterowania
;
PLC
;
LD
;
IL
;
FPGA
;
kompilator
;
optymalizacja programu sterowania
;
programowanie sterowników PLC
;
graf przepływowy
Słowa kluczowe angielskie:
control program
;
PLC
;
LD
;
IL
;
FPGA
;
compiler
;
control program optimization
;
PLC programming
;
flow graph
Typ publikacji:
A
Język publikacji:
ENG
Zasieg terytorialny:
K
Afiliacja:
praca afiliowana w P¦l.
Informacje o dostępie open-access:
open-access-licence: CC-BY-NC-ND
Dostęp on-line:
5/6
Nr opisu:
0000101941
Tytuł oryginału:
On PLCs control program hardware implementation selected problems of mapping and scheduling
Autorzy:
Adam
Milik
.
¬ródło:
-
IFAC-PapersOnLine
2015 vol. 28 iss. 4
, s. 354-361, bibliogr.
Uwagi:
Referat wygłoszony na: 13th IFAC and IEEE Conference on Programmable Devices and Embedded Systems PDES 2015. Ed. by Adam Milik
Punktacja MNiSW:
5.000
Liczba arkuszy wydawniczych:
0,5
Bazy indeksuj±ce publikację:
Scopus
e-ISSN:
2405-8963
DOI:
Słowa kluczowe polskie:
PLC
;
FPGA
;
DSP48
;
LD
;
SFC
;
DFG
;
synteza wysokiego poziomu
;
synteza logiczna
;
układ rekonfigurowalny
;
IL
Słowa kluczowe angielskie:
PLC
;
FPGA
;
DSP48
;
LD
;
SFC
;
DFG
;
high level synthesis
;
logic synthesis
;
reconfigurable hardware
;
IL
Typ publikacji:
A
Język publikacji:
ENG
Zasieg terytorialny:
Z
Afiliacja:
praca afiliowana w P¦l.
Dostęp on-line:
6/6
Nr opisu:
0000096127
Tytuł oryginału:
On FPGA dedicated SFC synthesis and implementation according to IEC61131.
Autorzy:
Adam
Milik
, Andrzej
Pułka
.
¬ródło:
W:
2014 International Conference on Signals and Electronic Systems (ICSES), Poznań, Poland, 11-13 September 2014
. Faculty of Electronics and Telecommunications. Poznan University of Technology. Poland. Piscataway : IEEE, 2014
, s. 1-4, bibliogr. 18 poz.
ISBN:
978-1-4799-7009-4
Liczba arkuszy wydawniczych:
0,2
Bazy indeksuj±ce publikację:
Web of Science; Scopus
DOI:
Słowa kluczowe polskie:
FPGA
;
synteza wysokiego poziomu
;
IL
;
LD
;
sterownik programowalny
;
system rekonfiguracji
;
SFC
Słowa kluczowe angielskie:
FPGA
;
high level synthesis
;
IL
;
LD
;
programmable logic controller
;
reconfigurable system
;
SFC
Typ publikacji:
RK
Język publikacji:
ENG
Zasieg terytorialny:
Z
Afiliacja:
praca afiliowana w P¦l.
Dostęp on-line:
stosuj±c format:
standardowy
pełny z etykietami pól
roboczy
redakcja skr.
redakcja peł.
kontrolny
Nowe wyszukiwanie