Wynik wyszukiwania
Zapytanie: FIELD PROGRAMMABLE GATE ARRAY
Liczba odnalezionych rekordów: 23



Przej¶cie do opcji zmiany formatu | Wy¶wietlenie wyników w wersji do druku | Pobranie pliku do edytora | Przesłanie wyników do modułu analizy | excel | Nowe wyszukiwanie
1/23
Nr opisu: 0000133754
Tytuł oryginału: Measurement of the PMSM current with a current transducer with DSP and FPGA
Autorzy: Tomasz Rudnicki.
¬ródło: -Energies 2020 vol. 13 iss. 1, art. no. 209 s. 1-16, bibliogr. 20 poz.
Impact Factor: 2.702
Punktacja MNiSW: 140.000
e-ISSN: 1996-1073
DOI:
Słowa kluczowe polskie: silnik synchroniczny wzbudzany magnesami trwałymi ; PMSM ; cyfrowy procesor sygnałowy ; DSP ; pomiar ; przetwornik pr±dowy ; przetwornik analogowo-cyfrowy ; ADC ; FPGA
Słowa kluczowe angielskie: permanent magnet synchronous motor ; PMSM ; digital signal processor ; DSP ; measurement ; current transducer ; analog-to-digital converter ; ADC ; Field Programmable Gate Array ; FPGA
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Informacje o dostępie open-access: open-access-text-version: FINAL_PUBLISHED open-access-licence: CC-BY open-access-release-time: AT_PUBLICATION open-access-article-mode: OPEN_JOURNAL
Dostęp on-line:


2/23
Nr opisu: 0000106854
Tytuł oryginału: An IEC 61131-3-based PLC implemented by means of an FPGA
Autorzy: Mirosław Chmiel, Józef Kulisz, Robert Czerwiński, A. Krzyżyk, M. Rosół, Patryk* Smolarek.
¬ródło: -Microprocess. Microsyst. 2016 vol. 44, s. 28-37, bibliogr. 37 poz.
Impact Factor: 1.025
Punktacja MNiSW: 20.000
p-ISSN: 0141-9331
e-ISSN: 1872-9436
DOI:
Słowa kluczowe polskie: programowalny sterownik logiczny ; EN 61131-3 ; jednostka centralna ; jednostka arytmetyczno-logiczna ; arytmetyka zmiennoprzecinkowa ; FPGA
Słowa kluczowe angielskie: programmable logic controller ; EN 61131-3 ; central processing unit ; arithmetic and logic unit ; floating-point arithmetic ; Field Programmable Gate Array
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


3/23
Nr opisu: 0000111709
Tytuł oryginału: FPGA-based two-processor CPU for PLC.
Autorzy: Mirosław Chmiel, W. Kloska, Dariusz Polok, J. Mocha.
¬ródło: W: 2016 International Conference on Signals and Electronic Systems (ICSES), Kraków, Poland, 5-7 September 2016. Eds.: Witold Machowski and Jacek Stępień. Piscataway : IEEE, 2016, s. 247-252, bibliogr. 21 poz.
ISBN: 978-1-5090-2667-8
Liczba arkuszy wydawniczych: 0,3
Bazy indeksuj±ce publikację: Web of Science
DOI:
Słowa kluczowe polskie: FPGA ; jednostka centralna ; programowalny sterownik logiczny ; język programowania ; lista instrukcji ; logika programowalna
Słowa kluczowe angielskie: Field Programmable Gate Array ; central processing unit ; programmable logic controller ; programming language ; instruction List ; programmable logic
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


4/23
Nr opisu: 0000111834
Tytuł oryginału: IEC 6131-3 compliant PLC structure based on FPGA multi-core solution.
Autorzy: Piotr Chodorowski, Mirosław Chmiel.
¬ródło: W: 2016 International Conference on Signals and Electronic Systems (ICSES), Kraków, Poland, 5-7 September 2016. Eds.: Witold Machowski and Jacek Stępień. Piscataway : IEEE, 2016, s. 237-242, bibliogr. 20 poz.
ISBN: 978-1-5090-2667-8
Liczba arkuszy wydawniczych: 0,56
Bazy indeksuj±ce publikację: Web of Science
DOI:
Słowa kluczowe polskie: układ steruj±cy ; jednostka centralna ; FPGA ; EN 61131-3 ; programowalny sterownik logiczny
Słowa kluczowe angielskie: control system ; central processing unit ; Field Programmable Gate Array ; EN 61131-3 ; programmable logic controller
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


5/23
Nr opisu: 0000099759
Tytuł oryginału: Analysis of implementation opportunities for selected conventional counter-based circuits in selected FPGA structures in terms of time performance.
Autorzy: Jarosław Wrotniak, Krzysztof* Pucher, Dariusz Polok.
¬ródło: W: International Conference on Applied and Theoretical Electricity (ICATE), Craiova, 23-25 Oct. 2014. Piscataway : IEEE, 2014, s. 1-7, bibliogr. 13 poz.
ISBN: 978-1-4799-4160-5978-1-4799-4161-2
Liczba arkuszy wydawniczych: 0,5
Bazy indeksuj±ce publikację: Web of Science; Scopus
DOI:
Słowa kluczowe polskie: FPGA ; układ logiczny ; półprzewodnik
Słowa kluczowe angielskie: Field Programmable Gate Array ; logic array ; semiconductor
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


6/23
Nr opisu: 0000090720
Tytuł oryginału: Detekcja i klasyfikacja pojazdów z wykorzystaniem cyfrowego strumienia wideo dla systemów sterowania ruchem drogowym.
Tytuł w wersji angielskiej: Detection and classification of vehicles using image processing of video stream for road traffic control systems
Autorzy: Wiesław Pamuła.
Adres wydawniczy: Warszawa : Oficyna Wydaw. Politechniki Warszawskiej, 2013
Opis fizyczny: , 110 s., bibliogr. 174 poz.
ISBN: 978-83-7814-123-5
Seria: (Prace Naukowe ; Politechnika Warszawska Transport ; z. 93 1230-9265)
Liczba arkuszy wydawniczych: 6
Słowa kluczowe polskie: identyfikacja stanu ruchu drogowego ; przetwarzanie obrazu ; detekcja pojazdu ; FPGA ; klasyfikacja pojazdów ; strumień wideo ; system sterowania ruchem drogowym
Słowa kluczowe angielskie: traffic state identification ; image processing ; vehicle detection ; Field Programmable Gate Array ; video stream ; traffic control system
Typ publikacji: M
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.3451


7/23
Nr opisu: 0000071068
Tytuł oryginału: Synthesis and implementation of reconfigurable PLC on FPGA platform
Autorzy: Adam Milik, Edward** Hrynkiewicz.
¬ródło: -Int. J. Electron. Telecommun. 2012 vol. 58 no. 1, s. 85-94, bibliogr. 30 poz.
Impact Factor: 0.850
Punktacja MNiSW: 8.000
p-ISSN: 0867-6747
DOI:
Słowa kluczowe polskie: PLC ; FPGA ; synteza logiczna wysokiego poziomu ; układ rekonfigurowalny ; układ arytmetyczny
Słowa kluczowe angielskie: PLC ; Field Programmable Gate Array ; high level logic synthesis ; reconfigurable hardware ; arithmetic circuit
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l.
Dostęp on-line:


8/23
Nr opisu: 0000068349
Tytuł oryginału: Aplikacja w języku Java realizuj±ca funkcję parsera pseudokodu opisuj±cego strukturę specjalizowanego koprocesora sterownika PLC do VHDL
Tytuł w wersji angielskiej: Application in Java language realized the function parser of pseudocode describing structure of a specialized coprocessor of PLC in VHDL
Autorzy: Adam Ziębiński, Rafał Cupek, W. Sroka.
¬ródło: -Pomiary Autom. Kontr. 2011 vol. 57 nr 8, s. 845-847, bibliogr. 8 poz.
Punktacja MNiSW: 7.000
p-ISSN: 0032-4140
Słowa kluczowe polskie: FPGA ; Java ; PLC ; sterownik programowalny ; VHDL
Słowa kluczowe angielskie: Field Programmable Gate Array ; Java ; PLC ; programmable logic controller ; VHDL
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.661
Informacje o dostępie open-access: open-access-licence: OTHER
Dostęp on-line:


9/23
Nr opisu: 0000076369
Tytuł oryginału: Automatic implementation of arithmetic operation in reconfigurable logic controllers.
Autorzy: Adam Milik, Andrzej Pułka.
¬ródło: W: 20th European Conference on Circuit Theory and Design. ECCTD 2011, Linkoping, Sweden, August 29-31, 2011. Piscataway : Institute of Electrical and Electronics Engineers, 2011, s. 721-724, bibliogr. 12 poz.
DOI:
Słowa kluczowe polskie: PLC ; FPGA ; synteza logiczna ; układ arytmetyczny ; układ rekonfigurowalny ; synteza wysokiego poziomu
Słowa kluczowe angielskie: PLC ; Field Programmable Gate Array ; logic synthesis ; arithmetic circuit ; reconfigurable hardware ; high level synthesis
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


10/23
Nr opisu: 0000072422
Tytuł oryginału: Central processing units for PLC implementation in Virtex-4 FPGA.
Autorzy: Mirosław Chmiel, Jan* Mocha, Edward** Hrynkiewicz, Adam Milik.
¬ródło: W: 18th IFAC World Congress 2011, Milan, Italy, 28 August - 2 September 2011. Vol. 9. Red Hook : Curran, 2011, s. 6902-6907, bibliogr.
Słowa kluczowe polskie: programowalny sterownik logiczny ; PLC ; jednostka centralna ; długo¶ć cyklu produkcyjnego ; programowanie współbieżne ; układ FPGA ; FPGA
Słowa kluczowe angielskie: programmable logic controller ; PLC ; central processing unit ; throughput time ; concurrent programming ; Field Programmable Gate Array ; FPGA
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


11/23
Nr opisu: 0000068348
Tytuł oryginału: Implementacja wyrażeń arytmetycznych w rekonfigurowalnych sterownikach logicznych
Tytuł w wersji angielskiej: On arithmetic operation implementation in a reconfigurable logic controller
Autorzy: Adam Milik, Andrzej Pułka.
¬ródło: -Pomiary Autom. Kontr. 2011 vol. 57 nr 8, s. 842-844, bibliogr. 10 poz.
Punktacja MNiSW: 7.000
p-ISSN: 0032-4140
Słowa kluczowe polskie: FPGA ; arytmetyka ; układ rekonfigurowalny ; PLC ; sterownik programowalny ; synteza logiczna wysokiego poziomu
Słowa kluczowe angielskie: Field Programmable Gate Array ; arithmetic ; reconfigurable hardware ; PLC ; programmable logic controller ; high level logic synthesis
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.661
Informacje o dostępie open-access: open-access-licence: OTHER
Dostęp on-line:


12/23
Nr opisu: 0000068792
Tytuł oryginału: Kompaktowy sterownik programowalny z panelem dotykowym
Autorzy: Ł. Folta, Mirosław Chmiel, Jan* Mocha.
¬ródło: -Wiad. Elektrot. 2011 R. 79 nr 11, s. 47-49, bibliogr. 12 poz.
Punktacja MNiSW: 5.000
p-ISSN: 0043-5112
Słowa kluczowe polskie: sterownik programowalny ; PLC ; panel operatorski ; FPGA ; układ FPGA
Słowa kluczowe angielskie: programmable logic controller ; operator panel ; Field Programmable Gate Array ; FPGA system
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.922
Dostęp on-line:


13/23
Nr opisu: 0000068354
Tytuł oryginału: Możliwo¶ć wykorzystania specyficznych własno¶ci układów FPGA do konstrukcji jednostki centralnej sterownika PLC
Tytuł w wersji angielskiej: Usability of FPGA devices' specific properties for building a PLC central processing unit
Autorzy: Mirosław Chmiel, Jan* Mocha.
¬ródło: -Elektronika 2011 R. 52 nr 9, s. 167-170, bibliogr. 9 poz.
Punktacja MNiSW: 6.000
p-ISSN: 0033-2089
Słowa kluczowe polskie: sterownik programowalny ; PLC ; układ FPGA ; FPGA ; układ logiki programowalnej
Słowa kluczowe angielskie: programmable logic controller ; PLC ; FPGA system ; FPGA ; Field Programmable Gate Array ; programmable logic device
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.2411
Dostęp on-line:


14/23
Nr opisu: 0000068421
Tytuł oryginału: Wykorzystanie algorytmów kolorowania grafu w sprzętowej realizacji systemu wnioskowania przybliżonego HFIS
Tytuł w wersji angielskiej: Using graph greedy coloring algorithms in the hardware implementation of the HFIS fuzzy inference system
Autorzy: Bernard Wyrwoł.
¬ródło: -Prz. Elektrot. 2011 R. 87 nr 10, s. 64-67, bibliogr. 12 poz.
Impact Factor: 0.244
Punktacja MNiSW: 15.000
p-ISSN: 0033-2097
Słowa kluczowe polskie: wnioskowanie przybliżone ; dekompozycja lingwistyczna ; FPGA
Słowa kluczowe angielskie: approximate reasoning ; linguistic decomposition ; Field Programmable Gate Array ; FPGA
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.677
Dostęp on-line:


15/23
Nr opisu: 0000063711
Tytuł oryginału: Xilinx Virtex-4 jako platforma rozwojowa jednostek centralnych PLC
Autorzy: Mirosław Chmiel, Jan* Mocha, Edward** Hrynkiewicz.
¬ródło: -Pomiary Autom. Kontr. 2011 vol. 57 nr 1, s. 55-57, bibliogr. 14 poz.
Punktacja MNiSW: 7.000
p-ISSN: 0032-4140
Słowa kluczowe polskie: programowalny sterownik logiczny ; PLC ; jednostka centralna ; przetwarzanie współbieżne ; układ FPGA
Słowa kluczowe angielskie: programmable logic controller ; PLC ; central processing unit ; concurrent operation ; FPGA system ; Field Programmable Gate Array
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.661
Informacje o dostępie open-access: open-access-licence: OTHER
Dostęp on-line:


16/23
Nr opisu: 0000059503
Tytuł oryginału: Porównanie metod dynamicznej rekonfiguracji analogowych oraz cyfrowych matryc programowalnych
Autorzy: Jan* Mocha.
¬ródło: -Elektronika 2010 R. 51 nr 9, s. 55-58, bibliogr. 14 poz.
p-ISSN: 0033-2089
Słowa kluczowe polskie: układ programowalny ; FPGA ; programowalna matryca analogowa ; rekonfiguracja dynamiczna
Słowa kluczowe angielskie: programmable device ; Field Programmable Gate Array ; Field Programmable Analog Array ; dynamic reconfiguration
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.2411
Dostęp on-line:


17/23
Nr opisu: 0000062775
Tytuł oryginału: Redukcja emisji zaburzeń elektromagnetycznych w układach FPGA z wykorzystaniem struktur typu GALS
Autorzy: Józef Kulisz, Jan* Mocha, T. WoĽnica.
¬ródło: -Elektronika 2010 R. 51 nr 12, s. 16-18, bibliogr. 9 poz.
p-ISSN: 0033-2089
Słowa kluczowe polskie: układ logiki programowalnej ; układ FPGA ; emisja zaburzeń ; GALS
Słowa kluczowe angielskie: programmable logic device ; Field Programmable Gate Array ; electromagnetic emission ; GALS
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.2411
Dostęp on-line:


18/23
Nr opisu: 0000059077
Tytuł oryginału: Wykorzystanie przesuniętych w fazie sygnałów zegarowych do redukcji zaburzeń elektromagnetycznych w układach FPGA.
Autorzy: Jan* Mocha, Dariusz Kania, T. WoĽnica.
¬ródło: W: Informatyka - sztuka czy rzemiosło. KNWS'09, Rydzyna, 3-5 czerwca 2009. Materiały 6. konferencji naukowej. Preprint. Zielona Góra : Instytut Informatyki i Elektroniki. Wydział Elektrotechniki, Informatyki i Telekomunikacji. Uniwersytet Zielonogórski, 2009, s. 90-92, bibliogr. 9 poz.
Organizator: Uniwersytet Zielonogórski. Instytut Informatyki i Elektroniki, Polskie Towarzystwo Informatyczne. Oddział Wielkopolski
Słowa kluczowe polskie: programowalny układ logiczny ; FPGA ; emisja zaburzeń elektromagnetycznych ; GALS
Słowa kluczowe angielskie: programmable logic device ; PLD ; Field Programmable Gate Array ; FPGA ; electromagnetic emission ; GALS
Typ publikacji: RK
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


19/23
Nr opisu: 0000050304
Tytuł oryginału: Wykorzystanie przesuniętych w fazie sygnałów zegarowych do redukcji zaburzeń elektromagnetycznych w układach FPGA
Autorzy: Jan* Mocha, Dariusz Kania, T. WoĽnica.
¬ródło: -Prz. Elektrot. 2009 R. 85 nr 7, s. 200-202, bibliogr. 9 poz.
Impact Factor: 0.196
p-ISSN: 0033-2097
Słowa kluczowe polskie: układ programowalny ; FPGA ; emisja zaburzeń elektromagnetycznych ; układ lokalnie synchroniczny-globalnie asynchroniczny ; GALS
Słowa kluczowe angielskie: programmable device ; Field Programmable Gate Array ; electromagnetic emission ; globally asynchronous-locally synchronous system ; GALS
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.677
Dostęp on-line:


20/23
Nr opisu: 0000039950
Tytuł oryginału: Zastosowanie liniowych rejestrów pier¶cieniowych do testowania poł±czeń w układach FPGA
Autorzy: Andrzej** Hławiczka, Krzysztof* Gucwa, Tomasz Garbolino.
¬ródło: -Pomiary Autom. Kontr. 2008 vol. 54 nr 8, s. 594-597, bibliogr. 11 poz.
p-ISSN: 0032-4140
Słowa kluczowe polskie: liniowy rejestr pier¶cieniowy ; testowanie poł±czeń ; lokalizacja uszkodzeń ; identyfikacja uszkodzeń ; sygnatura ; słownik diagnostyczny ; układ FPGA
Słowa kluczowe angielskie: Ring Linear Feedback Shift Register ; interconnection testing ; fault location ; damage identification ; signature ; diagnostic dictionary ; Field Programmable Gate Array
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.661
Informacje o dostępie open-access: open-access-licence: OTHER
Dostęp on-line:


21/23
Nr opisu: 0000031197
Tytuł oryginału: An algorithm for optimal terms allocation for fixed point coefficients of FIR filter.
Autorzy: Jacek Izydorczyk.
¬ródło: W: 2006 IEEE International Symposium on Circuits and Systems. ISCAS 2006, Island of Kos, May 21-24, 2006. Proceedings. Piscataway : Institute of Electrical and Electronics Engineers, 2006, s. 609-612, bibliogr. 6 poz.
ISBN: 0-7803-9389-9
DOI:
Słowa kluczowe polskie: równania ; synteza logiczna wysokiego poziomu ; filtr o skończonej odpowiedzi impulsowej ; częstotliwo¶ć ; wielomian ; kwantowanie ; przetwarzanie sygnału ; transmitancja operatorowa
Słowa kluczowe angielskie: equations ; Field Programmable Gate Array ; finite impulse response filter ; frequency ; polynominal ; quantization ; signal processing ; transfer function
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


22/23
Nr opisu: 0000126389
Tytuł oryginału: Tools and technologies for designing control systems using programmable logic devices.
Autorzy: Adam Milik, M. Dykierek.
¬ródło: W: Proceedings of the 16th IFAC World Congress, Prague, Czech Republic, July 3-8, 2005. Oxford : Elsevier, 2005, s. 38-43, bibliogr. 16 poz.
ISBN: 978-0-08-045108-4
Seria: (IFAC Proceedings Volumes ; vol. 38, iss. 1 1474-6670)
Bazy indeksuj±ce publikację: Scopus
DOI:
Słowa kluczowe polskie: układ logiki programowalnej ; PLD ; bezpo¶rednio programowalna macierz bramek ; FPGA ; złożony programowalny układ elektroniczny ; CPLD ; VHDL ; Verilog
Słowa kluczowe angielskie: programmable logic device ; PLD ; Field Programmable Gate Array ; FPGA ; Complex Programmable Logic Device ; CPLD ; VHDL ; Verilog
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


23/23
Nr opisu: 0000011333
Tytuł oryginału: Programmable Analog/Digital Arrays in control and simulation
Autorzy: Lech** Znamirowski, O. Palusinski, S. Vrudhula.
¬ródło: -Analog Integr. Circuits Signal Process. 2004 vol. 39 iss. 1, s. 55-73
Impact Factor: 0.207
p-ISSN: 0925-1030
e-ISSN: 1573-1979
Słowa kluczowe polskie: układ sygnałów mieszanych ; sterowanie adaptacyjne ; filtrowanie adaptacyjne ; programowalna matryca analogowa ; FPAA ; bezpo¶rednio programowalna macierz bramek ; FPGA ; sterowanie predykcyjne
Słowa kluczowe angielskie: mixed signal circuit ; adaptive control ; adaptive filtering ; Field Programmable Analog Array ; FPAA ; Field Programmable Gate Array ; FPGA ; predictive control ; plant simulation
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


stosuj±c format:
Nowe wyszukiwanie