Wynik wyszukiwania
Zapytanie: J ELECTRON TEST
Liczba odnalezionych rekordów: 1



Przejście do opcji zmiany formatu | Wyświetlenie wyników w wersji do druku | Pobranie pliku do edytora | Przesłanie wyników do modułu analizy | excel | Nowe wyszukiwanie
1/1
Nr opisu: 0000012262
Tytuł oryginału: Test-per-clock logic BIST with semi-deterministic test patterns and zero-aliasing compactor
Autorzy: O. Novak, Z. Pliva, J. Nosek, Andrzej** Hławiczka, Tomasz Garbolino, Krzysztof* Gucwa.
Źródło: -J. Electron. Test. 2004 vol. 20 no. 1, s. 109-122, bibliogr. 24 poz.
Impact Factor: 0.480
p-ISSN: 0923-8174
e-ISSN: 1573-0727
DOI:
Słowa kluczowe polskie: wbudowane samotestowanie ; metoda test-per-clock ; kompresja obrazu testowego
Słowa kluczowe angielskie: built-in self test ; test-per-clock method ; test pattern compression
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w PŚl.
Dostęp on-line:


stosując format:
Nowe wyszukiwanie