Wynik wyszukiwania
Zapytanie:
UKŁAD CPLD
Liczba odnalezionych rekordów:
7
Przej¶cie do opcji zmiany formatu
|
Wy¶wietlenie wyników w wersji do druku
|
Pobranie pliku do edytora
|
Przesłanie wyników do modułu analizy
|
excel
|
Nowe wyszukiwanie
1/7
Nr opisu:
0000063999
Tytuł oryginału:
Metoda dekompozycji ukierunkowana na elementy XOR
Autorzy:
Ł.
Ławrocki
, Dariusz
Kania
.
¬ródło:
-
Elektronika
2011 R. 52 nr 2
, s. 174-180, bibliogr. 14 poz.
Punktacja MNiSW:
6.000
p-ISSN:
0033-2089
Słowa kluczowe polskie:
dekompozycja kolumnowa
;
bramka XOR
;
układ CPLD
;
układ PAL
Słowa kluczowe angielskie:
column decomposition
;
XOR gate
;
CPLD structure
;
PAL structure
Typ publikacji:
A
Język publikacji:
POL
Zasieg terytorialny:
K
Afiliacja:
praca afiliowana w P¦l.
Lokalizacja ¬ródła:
P¦l. sygn. P.2411
Dostęp on-line:
2/7
Nr opisu:
0000065644
Tytuł oryginału:
Modyfikacja grafu wyj¶ć poprawiaj±ca efektywno¶ć wykorzystania iloczynów w strukturze programowalnej
Autorzy:
Marcin
Kubica
, Wojciech
Sułek
, Dariusz
Kania
.
¬ródło:
-
Elektronika
2011 R. 52 nr 4
, s. 122-125, bibliogr. 4 poz.
Punktacja MNiSW:
6.000
p-ISSN:
0033-2089
Słowa kluczowe polskie:
synteza logiczna
;
układ CPLD
;
graf wyj¶ć
Słowa kluczowe angielskie:
logic synthesis
;
CPLD structure
;
Complex Programmable Logic Device (CPLD)
;
graph's node
Typ publikacji:
A
Język publikacji:
POL
Zasieg terytorialny:
K
Afiliacja:
praca afiliowana w P¦l.
Lokalizacja ¬ródła:
P¦l. sygn. P.2411
Dostęp on-line:
3/7
Nr opisu:
0000068105
Tytuł oryginału:
Synteza logiczna zespołu funkcji ukierunkowana na minimalizację liczby wykorzystywanych bloków logicznych PAL w oparciu o zmodyfikowany graf wyj¶ć
Tytuł w wersji angielskiej:
The logic synthesis of the multi-output Boolean function directed to PAL logic block number minimization based on a modified graph's nodes
Autorzy:
Marcin
Kubica
, Dariusz
Kania
.
¬ródło:
-
Pomiary Autom. Kontr.
2011 vol. 57 nr 7
, s. 737-740, bibliogr. 10 poz.
Punktacja MNiSW:
7.000
p-ISSN:
0032-4140
Słowa kluczowe polskie:
synteza logiczna
;
graf wyj¶ć
;
układ CPLD
Słowa kluczowe angielskie:
logic synthesis
;
graph's nodes
;
CPLD structure
Typ publikacji:
A
Język publikacji:
POL
Zasieg terytorialny:
K
Afiliacja:
praca afiliowana w P¦l.
Lokalizacja ¬ródła:
P¦l. sygn. P.661
Informacje o dostępie open-access:
open-access-licence: OTHER
Dostęp on-line:
4/7
Nr opisu:
0000068350
Tytuł oryginału:
Wykorzystanie dwupoziomowej optymalizacji do poprawy wyników syntezy z wykorzystaniem BDD
Tytuł w wersji angielskiej:
Enhancing logic synthesis based on two-stage BDD decomposition by using two-level optimization
Autorzy:
Adam
Opara
, Dariusz
Kania
.
¬ródło:
-
Pomiary Autom. Kontr.
2011 vol. 57 nr 8
, s. 864-867, bibliogr. 14 poz.
Punktacja MNiSW:
7.000
p-ISSN:
0032-4140
Słowa kluczowe polskie:
synteza logiczna
;
binarny diagram decyzyjny
;
dekompozycja
;
układ CPLD
Słowa kluczowe angielskie:
logic synthesis
;
binary decision diagram
;
decomposition
;
CPLD structure
Typ publikacji:
A
Język publikacji:
POL
Zasieg terytorialny:
K
Afiliacja:
praca afiliowana w P¦l.
Lokalizacja ¬ródła:
P¦l. sygn. P.661
Informacje o dostępie open-access:
open-access-licence: OTHER
Dostęp on-line:
5/7
Nr opisu:
0000054340
Tytuł oryginału:
Synteza logiczna układu realizuj±cego zespół funkcji przeł±czaj±cych z użyciem bramek XOR w strukturach CPLD
Autorzy:
Dariusz
Kania
, W.
Grabiec
.
¬ródło:
-
Biul. WAT
2009 vol. 58 nr 3
, s. 379-387, bibliogr. 6 poz.
p-ISSN:
1234-5865
Słowa kluczowe polskie:
bramka XOR
;
synteza logiczna
;
układ CPLD
;
dekompozycja
;
odwzorowanie technologiczne
Słowa kluczowe angielskie:
XOR gate
;
logic synthesis
;
CPLD structure
;
decomposition
;
technology mapping
Typ publikacji:
A
Język publikacji:
POL
Zasieg terytorialny:
K
Afiliacja:
praca afiliowana w P¦l.
Lokalizacja ¬ródła:
P¦l sygn. P.309
Dostęp on-line:
6/7
Nr opisu:
0000048089
Tytuł oryginału:
Dekompozycyjne metody syntezy układów kombinacyjnych wykorzystuj±ce binarne diagramy decyzyjne. Rozprawa doktorska.
Autorzy:
Adam
Opara
.
Miejsce i rok obrony:
Gliwice, 2008
Opis fizyczny:
, 129 k., bibliogr. 108 poz.
Uczelnia i wydział:
Politechnika ¦l±ska. Wydział Automatyki, Elektroniki i Informatyki.
Promotor:
dr hab. inż. Dariusz Kania
Słowa kluczowe polskie:
układ programowalny
;
synteza logiczna
;
układ FPGA
;
układ CPLD
;
dekompozycja
;
binarny diagram decyzyjny
Słowa kluczowe angielskie:
programmable device
;
logic synthesis
;
FPGA system
;
CPLD structure
;
decomposition
;
binary decision diagram
Typ publikacji:
D
Język publikacji:
POL
Zasieg terytorialny:
K
Afiliacja:
praca afiliowana w P¦l.
Lokalizacja ¬ródła:
P¦l. Cz.Ab. R-4503
Dostęp BCP¦:
7/7
Nr opisu:
0000024085
Tytuł oryginału:
Synteza logiczna przeznaczona do układów CPLD
Autorzy:
Dariusz
Kania
.
¬ródło:
-
Elektronika
2007 R. 48 nr 2
, s. 21-25, bibliogr. 16 poz.
p-ISSN:
0033-2089
Słowa kluczowe polskie:
układ CPLD
;
układ PAL
;
metoda syntezy
;
graf wyj¶ć
Słowa kluczowe angielskie:
CPLD structure
;
PAL structure
;
synthesis method
;
graph's nodes
Typ publikacji:
A
Język publikacji:
POL
Zasieg terytorialny:
K
Afiliacja:
praca afiliowana w P¦l.
Lokalizacja ¬ródła:
P¦l. sygn. P.2411
Dostęp on-line:
stosuj±c format:
standardowy
pełny z etykietami pól
roboczy
redakcja skr.
redakcja peł.
kontrolny
Nowe wyszukiwanie