Wynik wyszukiwania
Zapytanie: SYNTEZA LOGICZNA
Liczba odnalezionych rekordów: 57



Przej¶cie do opcji zmiany formatu | Wy¶wietlenie wyników w wersji do druku | Pobranie pliku do edytora | Przesłanie wyników do modułu analizy | excel | Nowe wyszukiwanie
1/57
Nr opisu: 0000133765
Tytuł oryginału: Graph of outputs in the process of synthesis directed at CPLDs
Autorzy: Marcin Kubica, Dariusz Kania.
¬ródło: -Mathematics 2019 vol. 7 iss. 12, art. no. 1171 s. 1-17, bibliogr. 31 poz.
Impact Factor: 1.747
Punktacja MNiSW: 20.000
p-ISSN: 2227-7390
e-ISSN: 2227-7390
DOI:
Słowa kluczowe polskie: CPLD ; system cyber-fizyczny ; graf wyj¶ć ; synteza logiczna ; mapowanie technologii
Słowa kluczowe angielskie: CPLD ; cyber-physical system ; graph of outputs ; logic synthesis ; technology mapping
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Informacje o dostępie open-access: open-access-text-version: FINAL_PUBLISHED open-access-licence: CC-BY open-access-release-time: AT_PUBLICATION open-access-article-mode: OPEN_JOURNAL
Dostęp on-line:


2/57
Nr opisu: 0000128964
Tytuł oryginału: Methods of improving time efficiency of decomposition dedicated at FPGA structures and using BDD in the process of cyber-physical synthesis
Autorzy: Adam Opara, Marcin Kubica, Dariusz Kania.
¬ródło: -IEEE Access 2019 vol. 7, s. 20619-20631, bibliogr. 38 poz.
Impact Factor: 3.745
Punktacja MNiSW: 100.000
e-ISSN: 2169-3536
DOI:
Słowa kluczowe polskie: BDD ; synteza cyber-fizyczny ; rozkład ; synteza logiczna ; efektywno¶ć czasowa
Słowa kluczowe angielskie: BDD ; cyber-physical synthesis ; decomposition ; logic synthesis ; time efficiency
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Informacje o dostępie open-access: open-access-text-version: FINAL_PUBLISHED open-access-licence: CC-BY open-access-release-time: AT_PUBLICATION open-access-article-mode: OPEN_JOURNAL
Dostęp on-line:


3/57
Nr opisu: 0000133223
Tytuł oryginału: Technology mapping oriented to adaptive logic modules
Autorzy: Marcin Kubica, Dariusz Kania.
¬ródło: -Bull. Pol. Acad. Sci., Tech. Sci. 2019 vol. 67 no. 5, s. 947-956, bibliogr. 28 poz.
Impact Factor: 1.385
Punktacja MNiSW: 100.000
p-ISSN: 0239-7528
e-ISSN: 2300-1917
DOI:
Słowa kluczowe polskie: dekompozycja ; synteza logiczna ; mapowanie technologii ; ALM
Słowa kluczowe angielskie: decomposition ; logic synthesis ; technology mapping ; ALM
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Informacje o dostępie open-access: open-access-text-version: FINAL_PUBLISHED open-access-licence: CC-BY-NC-ND open-access-release-time: AT_PUBLICATION open-access-article-mode: OPEN_JOURNAL
Dostęp on-line:


4/57
Nr opisu: 0000123698
Tytuł oryginału: Multiple decomposition of Boolean functions in the reed-Muller spectral domain.
Autorzy: Dariusz Polok, Edward** Hrynkiewicz.
¬ródło: W: XVII Krajowa Konferencja Elektroniki, Darłówko Wschodnie, 03-07.06.2018. Program konferencji. [Dokument elektroniczny]. [B.m.] : [b.w.], 2018, pamięć USB (PenDrive) s. 1-7, bibligr. 11 poz.
Organizator: Akademia Morska w Gdyni
Liczba arkuszy wydawniczych: 0,5
Słowa kluczowe polskie: synteza logiczna ; widmo Reeda-Mullera ; dekompozycja wielokrotna ; implementacja FPGA
Słowa kluczowe angielskie: logic synthesis ; Reed-Muller spectrum ; multiple decomposition ; FPGA implementation
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.


5/57
Nr opisu: 0000125325
Tytuł oryginału: Technology mapping of multi-output function into LUT-based FPGA.
Autorzy: Marcin Kubica, Adam Milik, Dariusz Kania.
¬ródło: W: 15th IFAC Conference on Programmable Devices and Embedded Systems. PDeS 2018, Ostrava, Czech Republic, 23-25 May 2018. Ed. by Zdenek Slanina. Amsterdam : Elsevier, 2018, s. 107-112, bibliogr. 24 poz.
Seria: (IFAC-PapersOnLine ; vol. 51, iss. 6 2405-8963)
Punktacja MNiSW: 15.000
Liczba arkuszy wydawniczych: 0,5
Bazy indeksuj±ce publikację: Scopus; Web of Science
DOI:
Słowa kluczowe polskie: FPGA ; SMTBDD ; układ kombinacyjny ; dekompozycja ; synteza logiczna
Słowa kluczowe angielskie: FPGA ; SMTBDD ; combinational circuit ; decomposition ; logic synthesis
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


6/57
Nr opisu: 0000127793
Tytuł oryginału: The choice of decomposition path taking non-disjoint decomposition into account.
Autorzy: Adam Opara, Marcin Kubica.
¬ródło: W: International Conference of Computational Methods in Sciences and Engineering 2018 (ICCMSE 2018), Thessaloniki, Greece, 14-18 March 2018. Eds. Theodore E. Simos, Zacharoula Kalogiratou and Theodore Monovasilis. Melville : American Institute of Physics, 2018, art. no. 080010, bibliogr. 12 poz.
ISBN: 978-0-7354-1766-3
Seria: (AIP Conference Proceedings ; vol. 2040 0094-243X)
Punktacja MNiSW: 15.000
Liczba arkuszy wydawniczych: 0,5
Bazy indeksuj±ce publikację: Scopus; Web of Science
DOI:
Słowa kluczowe polskie: BDD ; synteza logiczna ; dekompozycja nierozł±czna
Słowa kluczowe angielskie: BDD ; logic synthesis ; non-disjoint decomposition
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.


7/57
Nr opisu: 0000120862
Tytuł oryginału: A technology mapping based on graph of excitations and outputs for finite state machines.
Autorzy: Dariusz Kania, Józef Kulisz.
¬ródło: W: Proceedings of the International Conference of Computational Methods in Sciences and Engineering. ICCMSE 2017, Thessaloniki, Greece, 21-25 April 2017. Eds. T. E. Simos, T. Monovasilis, Z. Kalogiratou. Melville : American Institute of Physics, 2017, art. no. 120006, bibliogr. 13 poz.
ISBN: 978-073541596-6
Seria: (AIP Conference Proceedings ; vol. 1906, iss. 1 0094-243X)
Punktacja MNiSW: 15.000
Bazy indeksuj±ce publikację: Scopus; Web of Science
DOI:
Słowa kluczowe polskie: FSM ; synteza logiczna ; partycjonowanie ; PLD ; odwzorowanie technologiczne
Słowa kluczowe angielskie: FSM ; logic synthesis ; partitioning ; PLD ; technology mapping
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.


8/57
Nr opisu: 0000117808
Tytuł oryginału: Decomposition of multi-output functions oriented to configurability of logic blocks
Autorzy: Marcin Kubica, Dariusz Kania.
¬ródło: -Bull. Pol. Acad. Sci., Tech. Sci. 2017 vol. 65 no. 3, s. 317-331, bibliogr. 49 poz.
Impact Factor: 1.361
Punktacja MNiSW: 25.000
p-ISSN: 0239-7528
e-ISSN: 2300-1917
DOI:
Słowa kluczowe polskie: BDD ; dekompozycja ; synteza logiczna ; odwzorowanie technologiczne
Słowa kluczowe angielskie: BDD ; decomposition ; logic synthesis ; technology mapping
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Informacje o dostępie open-access: open-access-text-version: FINAL_PUBLISHED open-access-licence: CC-BY-NC-ND open-access-release-time: AT_PUBLICATION open-access-article-mode: OPEN_JOURNAL
Dostęp on-line:


9/57
Nr opisu: 0000120868
Tytuł oryginału: FPGA implementation of bit controller in double-tick architecture.
Autorzy: Michał Kobyłecki, Dariusz Kania.
¬ródło: W: Proceedings of the International Conference of Computational Methods in Sciences and Engineering. ICCMSE 2017, Thessaloniki, Greece, 21-25 April 2017. Eds. T. E. Simos, T. Monovasilis, Z. Kalogiratou. Melville : American Institute of Physics, 2017, art. no. 120008, bibliogr. 9 poz.
ISBN: 978-073541596-6
Seria: (AIP Conference Proceedings ; vol. 1906, iss. 1 0094-243X)
Punktacja MNiSW: 15.000
Bazy indeksuj±ce publikację: Scopus; Web of Science
DOI:
Słowa kluczowe polskie: FPGA ; implementacja sprzętu komputerowego ; sterownik logiczny ; synteza logiczna ; PLC ; logika programowalna
Słowa kluczowe angielskie: FPGA ; hardware implementation ; logic controller ; logic synthesis ; PLC ; programmable logic
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.


10/57
Nr opisu: 0000117445
Tytuł oryginału: Logic synthesis for FPGAs based on cutting of BDD
Autorzy: Marcin Kubica, Adam Opara, Dariusz Kania.
¬ródło: -Microprocess. Microsyst. 2017 vol. 52, s. 173-187, bibliogr. 50 poz.
Impact Factor: 1.049
Punktacja MNiSW: 20.000
p-ISSN: 0141-9331
e-ISSN: 1872-9436
DOI:
Słowa kluczowe polskie: BDD ; dekompozycja ; synteza logiczna ; odwzorowanie technologiczne
Słowa kluczowe angielskie: BDD ; decomposition ; logic synthesis ; technology mapping
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


11/57
Nr opisu: 0000120881
Tytuł oryginału: Optimization of synthesis process directed at FPGA circuits with the usage of non-disjoint decomposition.
Autorzy: Adam Opara, Marcin Kubica.
¬ródło: W: Proceedings of the International Conference of Computational Methods in Sciences and Engineering. ICCMSE 2017, Thessaloniki, Greece, 21-25 April 2017. Eds. T. E. Simos, T. Monovasilis, Z. Kalogiratou. Melville : American Institute of Physics, 2017, art. no. 120004, bibliogr. 12 poz.
ISBN: 978-073541596-6
Seria: (AIP Conference Proceedings ; vol. 1906, iss. 1 0094-243X)
Punktacja MNiSW: 15.000
Bazy indeksuj±ce publikację: Scopus; Web of Science
DOI:
Słowa kluczowe polskie: BDD ; synteza logiczna ; dekompozycja nierozł±czna
Słowa kluczowe angielskie: BDD ; logic synthesis ; non-disjoint decomposition
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.


12/57
Nr opisu: 0000112473
Tytuł oryginału: Decomposition synthesis strategy directed to FPGA with special MTBDD representation.
Autorzy: Adam Opara, Marcin Kubica.
¬ródło: W: Proceedings of the International Conference of Computational Methods in Sciences and Engineering. ICCMSE 2016, Athens, Greece, 17-20 March 2016. Eds. Theodore E. Simos, Zacharoula Kalogiratou, Theodore Monovasilis. Melville : American Institute of Physics, 2016, 030008-1-030008-4, bibliogr. 11 poz.
ISBN: 978-0-7354-1454-9
Seria: (AIP Conference Proceedings ; vol. 1790 0094-243X)
Liczba arkuszy wydawniczych: 0,5
Bazy indeksuj±ce publikację: Web of Science
DOI:
Słowa kluczowe polskie: dekompozycja ; synteza logiczna
Słowa kluczowe angielskie: decomposition ; logic synthesis ; PMTBDD ; SMTBDD
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


13/57
Nr opisu: 0000112474
Tytuł oryginału: Decomposition time effectiveness for various synthesis strategies dedicated to FPGA structures.
Autorzy: Marcin Kubica, Dariusz Kania, Adam Opara.
¬ródło: W: Proceedings of the International Conference of Computational Methods in Sciences and Engineering. ICCMSE 2016, Athens, Greece, 17-20 March 2016. Eds. Theodore E. Simos, Zacharoula Kalogiratou, Theodore Monovasilis. Melville : American Institute of Physics, 2016, 030005-1-030005-4, bibliogr. 11 poz.
ISBN: 978-0-7354-1454-9
Seria: (AIP Conference Proceedings ; vol. 1790 0094-243X)
Liczba arkuszy wydawniczych: 0,5
Bazy indeksuj±ce publikację: Web of Science
DOI:
Słowa kluczowe polskie: synteza logiczna ; dekompozycja ; partycjonowanie ; FPGA
Słowa kluczowe angielskie: logic synthesis ; decomposition ; partitioning ; FPGA
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


14/57
Nr opisu: 0000105292
Tytuł oryginału: On hardware synthesis and implementation of PLC programs in FPGAs
Autorzy: Adam Milik.
¬ródło: -Microprocess. Microsyst. 2016 vol. 44, s. 2-16, bibliogr. 37 poz.
Impact Factor: 1.025
Punktacja MNiSW: 20.000
p-ISSN: 0141-9331
e-ISSN: 1872-9436
DOI:
Słowa kluczowe polskie: PLC ; FPGA ; DSP48 ; LD ; IL ; SFC ; DFG ; synteza wysokiego poziomu ; synteza logiczna ; układ rekonfigurowalny
Słowa kluczowe angielskie: PLC ; FPGA ; DSP48 ; LD ; IL ; SFC ; DFG ; high level synthesis ; logic synthesis ; reconfigurable hardware
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


15/57
Nr opisu: 0000106545
Tytuł oryginału: SMTBDD New form of BDD for logic synthesis
Autorzy: Marcin Kubica, Dariusz Kania.
¬ródło: -Int. J. Electron. Telecommun. 2016 vol. 62 no. 1, s. 33-41, bibliogr. 26 poz.
Punktacja MNiSW: 15.000
p-ISSN: 2081-8491
e-ISSN: 2300-1933
DOI:
Słowa kluczowe polskie: synteza logiczna ; SMTBDD ; dekompozycja ; odwzorowanie technologiczne ; FPGA ; układ cyfrowy
Słowa kluczowe angielskie: logic synthesis ; SMTBDD ; decomposition ; technology mapping ; FPGA ; digital circuit
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Informacje o dostępie open-access: open-access-licence: CC-BY-NC-ND
Dostęp on-line:


16/57
Nr opisu: 0000106853
Tytuł oryginału: State assignment and optimization of ultra-high-speed FSMs utilizing tristate buffers
Autorzy: Robert Czerwiński, Dariusz Kania.
¬ródło: -ACM Trans. Des. Autom. Electron. Syst. 2016 vol. 22 iss. 1, art. no. 3 s. 1-25, bibliogr. 36 poz.
Impact Factor: 0.850
Punktacja MNiSW: 20.000
p-ISSN: 1084-4309
e-ISSN: 1557-7309
DOI:
Słowa kluczowe polskie: synteza logiczna ; kodowanie stanów ; automat skończony ; optymalizacja logiczna ; odwzorowanie technologiczne ; binarne drzewo decyzyjne
Słowa kluczowe angielskie: logic synthesis ; state assignment ; finite state machine ; logic optimization ; technology mapping ; binary decision tree ; tristate buffer
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


17/57
Nr opisu: 0000112468
Tytuł oryginału: State assignment for asynchronous FSMs with the use of the incompatibility and complement graph.
Autorzy: Józef Kulisz.
¬ródło: W: Proceedings of the International Conference of Computational Methods in Sciences and Engineering. ICCMSE 2016, Athens, Greece, 17-20 March 2016. $Eds. Theodore E. Simos, Zacharoula Kalogiratou, Theodore Monovasilis. Melville : American Institute of Physics, 2016, 030010-1-030010-4, bibliogr. 13 poz.
ISBN: 978-0-7354-1454-9
Seria: (AIP Conference Proceedings ; vol. 1790 0094-243X)
Liczba arkuszy wydawniczych: 0,5
Bazy indeksuj±ce publikację: Web of Science
DOI:
Słowa kluczowe polskie: asynchroniczne FSM ; synteza logiczna ; teoria grafów ; pokrycie ; problem komplementarno¶ci
Słowa kluczowe angielskie: asynchronous FSM ; logic synthesis ; graph theory ; covering ; complementarity problem
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


18/57
Nr opisu: 0000098420
Tytuł oryginału: Logic decomposition for PAL-based CPLDs
Autorzy: Dariusz Kania.
¬ródło: -J. Circuits, Syst. Comput. 2015 vol. 24 iss. 3, art. nr 1550042 s. 1-27, bibliogr. 25 poz.
Impact Factor: 0.308
Punktacja MNiSW: 15.000
p-ISSN: 0218-1266
e-ISSN: 1793-6454
DOI:
Słowa kluczowe polskie: synteza logiczna ; dekompozycja ; odwzorowanie technologiczne ; dopasowanie ; struktura matrycowa typu PAL
Słowa kluczowe angielskie: logic synthesis ; decomposition ; technology mapping ; fitting ; PAL-based CPLD
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


19/57
Nr opisu: 0000106847
Tytuł oryginału: Logic synthesis strategy based on BDD decomposition and PAL-oriented optimization.
Autorzy: Adam Opara, Dariusz Kania.
¬ródło: W: International Conference of Computational Methods in Sciences and Engineering. ICCMSE 2015, Athens, Greece, 20-23 March 2015. Eds.: Theodore E. Simos, Zacharoula Kalogiratou, Theodore Monovasilis. Melville : American Institute of Physics, 2015, art. no. 060002 s. 1-4, bibliogr. 12 poz.
ISBN: 978-0-7354-1349-8
Seria: (AIP Conference Proceedings ; vol. 1702, iss. 1 0094-243X)
Liczba arkuszy wydawniczych: 0,4
Bazy indeksuj±ce publikację: Scopus; EBSCOhost; Web of Science
DOI:
Słowa kluczowe polskie: binarny diagram decyzyjny ; CPLD ; dekompozycja ; synteza logiczna ; partycjonowanie ; odwzorowanie technologiczne
Słowa kluczowe angielskie: binary decision diagram ; CPLD ; decomposition ; logic synthesis ; partitioning ; technology mapping
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


20/57
Nr opisu: 0000100890
Tytuł oryginału: On PLCs control program hardware implementation selected problems of mapping and scheduling.
Autorzy: Adam Milik.
¬ródło: W: [13th] IFAC Conference on Programmable Devices and Embedded Systems. PDeS 2015, Cracow, May 13th - 14th, 2015. Preprints. [B.m.] : [b.w.], 2015, s. 363-370, bibliogr. 27 poz.
Organizator: Institute of Electronics. Silesian University of Technology. Gliwice. Poland, Department of Cybernetics and Biomedical Engineering. Faculty of Electrical Engineering and Computer Science. VSB Technical University of Ostrava. Ostrava. Czech Republic, Department of Control and Instrumentation. Faculty of Electrical Engineering and Communication. Brno University of Technology. Brno. Czech Republic
Uwagi: Toż na CD-ROM
Liczba arkuszy wydawniczych: 0,4
Słowa kluczowe polskie: PLC ; FPGA ; DSP48 ; LD ; SFC ; DFG ; synteza wysokiego poziomu ; synteza logiczna ; układ rekonfigurowalny
Słowa kluczowe angielskie: PLC ; FPGA ; DSP48 ; LD ; SFC ; DFG ; high level synthesis ; logic synthesis ; reconfigurable hardware
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. Cz.O1 144118 + CD


21/57
Nr opisu: 0000101941
Tytuł oryginału: On PLCs control program hardware implementation selected problems of mapping and scheduling
Autorzy: Adam Milik.
¬ródło: -IFAC-PapersOnLine 2015 vol. 28 iss. 4, s. 354-361, bibliogr.
Uwagi: Referat wygłoszony na: 13th IFAC and IEEE Conference on Programmable Devices and Embedded Systems PDES 2015. Ed. by Adam Milik
Punktacja MNiSW: 5.000
Liczba arkuszy wydawniczych: 0,5
Bazy indeksuj±ce publikację: Scopus
e-ISSN: 2405-8963
DOI:
Słowa kluczowe polskie: PLC ; FPGA ; DSP48 ; LD ; SFC ; DFG ; synteza wysokiego poziomu ; synteza logiczna ; układ rekonfigurowalny ; IL
Słowa kluczowe angielskie: PLC ; FPGA ; DSP48 ; LD ; SFC ; DFG ; high level synthesis ; logic synthesis ; reconfigurable hardware ; IL
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


22/57
Nr opisu: 0000100837
Tytuł oryginału: SMTBDD: new concept of graph for function decomposition.
Autorzy: Marcin Kubica, Dariusz Kania.
¬ródło: W: [13th] IFAC Conference on Programmable Devices and Embedded Systems. PDeS 2015, Cracow, May 13th - 14th, 2015. Preprints. [B.m.] : [b.w.], 2015, s. 61-66, bibliogr. 13 poz.
Organizator: Institute of Electronics. Silesian University of Technology. Gliwice. Poland, Department of Cybernetics and Biomedical Engineering. Faculty of Electrical Engineering and Computer Science. VSB Technical University of Ostrava. Ostrava. Czech Republic, Department of Control and Instrumentation. Faculty of Electrical Engineering and Communication. Brno University of Technology. Brno. Czech Republic
Uwagi: Toż na CD-ROM
Liczba arkuszy wydawniczych: 0,3
Słowa kluczowe polskie: synteza logiczna ; SMTBDD ; rozkład ; FPGA ; układ cyfrowy
Słowa kluczowe angielskie: logic synthesis ; SMTBDD ; decomposition ; FPGA ; digital circuit
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. Cz.O1 144118 + CD


23/57
Nr opisu: 0000104489
Tytuł oryginału: SMTBDD: New concept of graph for function decomposition
Autorzy: Marcin Kubica, Dariusz Kania.
¬ródło: -IFAC-PapersOnLine 2015 vol. 48 iss. 4, s. 49-54, bibliogr. 13 poz.
Uwagi: Referat wygłoszony na: 13th IFAC and IEEE Conference on Programmable Devices and Embedded Systems - PDES 2015
Punktacja MNiSW: 5.000
Liczba arkuszy wydawniczych: 0,5
e-ISSN: 2405-8963
DOI:
Słowa kluczowe polskie: synteza logiczna ; MTBDD ; rozkład ; FPGA ; układ cyfrowy
Słowa kluczowe angielskie: logic synthesis ; SMTBDD ; decomposition ; FPGA ; digital circuit
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


24/57
Nr opisu: 0000106848
Tytuł oryginału: Technology mapping based on modified graph of outputs.
Autorzy: Dariusz Kania, Marcin Kubica.
¬ródło: W: International Conference of Computational Methods in Sciences and Engineering. ICCMSE 2015, Athens, Greece, 20-23 March 2015. Eds.: Theodore E. Simos, Zacharoula Kalogiratou, Theodore Monovasilis. Melville : American Institute of Physics, 2015, art. no. 060003 s. 1-4, bibliogr. 13 poz.
ISBN: 978-0-7354-1349-8
Seria: (AIP Conference Proceedings ; vol. 1702, iss. 1 0094-243X)
Liczba arkuszy wydawniczych: 0,2
Bazy indeksuj±ce publikację: Scopus; EBSCOhost; Web of Science
DOI:
Słowa kluczowe polskie: dekompozycja ; synteza logiczna ; partycjonowanie ; PLD ; odwzorowanie technologiczne
Słowa kluczowe angielskie: decomposition ; logic synthesis ; partitioning ; PLD ; technology mapping
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


25/57
Nr opisu: 0000096436
Tytuł oryginału: A technology mapping of Boolean functions for CPLDs.
Autorzy: Dariusz Kania.
¬ródło: W: International Conference of Computational Methods in Sciences and Engineering. ICCMSE'2014, Athens, Greece, 04-07 April 2014. Eds. T. E. Simos, Z. Kalogiratou, T. Monovasilis. Melville : American Institute of Physics, 2014, s. 142-145
ISBN: 978-0-7354-1255-2
Seria: (AIP Conference Proceedings ; vol. 1618 0094-243X)
Liczba arkuszy wydawniczych: 0,3
Bazy indeksuj±ce publikację: Web of Science; Scopus
DOI:
Słowa kluczowe polskie: odwzorowanie technologiczne ; synteza logiczna ; dekompozycja ; partycjonowanie ; PLD
Słowa kluczowe angielskie: technology mapping ; logic synthesis ; decomposition ; partitioning ; PLD
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.


26/57
Nr opisu: 0000096130
Tytuł oryginału: On ladder diagrams compilation and synthesis to FPGA implemented reconfigurable logic controller
Autorzy: Adam Milik.
¬ródło: -Adv. Electr. Electron. Eng. 2014 vol. 12 nr 5, s. 443-451, bibliogr. 19 poz.
Punktacja MNiSW: 5.000
Liczba arkuszy wydawniczych: 0,5
p-ISSN: 1336-1376
e-ISSN: 1804-3119
DOI:
Słowa kluczowe polskie: DFG ; FPGA ; synteza wysokiego poziomu ; IEC61131-3 ; LD ; synteza logiczna ; PLC ; układ rekonfigurowalny
Słowa kluczowe angielskie: DFG ; FPGA ; high level synthesis ; IEC61131-3 ; LD ; logic synthesis ; PLC ; reconfigurable hardware
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Informacje o dostępie open-access: open-access-licence: OTHER
Dostęp on-line:


27/57
Nr opisu: 0000081174
Tytuł oryginału: Finite state machine logic synthesis for complex programmable logic devices.
Autorzy: Robert Czerwiński, Dariusz Kania.
Adres wydawniczy: Berlin : Springer, 2013
Opis fizyczny: , XVI, 172 s.
ISBN: 978-3-642-36166-1
Seria: (Lecture Notes in Electrical Engineering ; vol. 231 1876-1100)
Liczba arkuszy wydawniczych: 14
Bazy indeksuj±ce publikację: Web of Science; Scopus
DOI:
Słowa kluczowe polskie: CPLD ; FSM ; automat sekwencyjny ; optymalizacja logiczna ; synteza logiczna ; kodowanie stanów
Słowa kluczowe angielskie: CPLD ; FSM ; finite state machine ; logic optimization ; logic synthesis ; state assignment ; technology mapping
Typ publikacji: M
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.


28/57
Nr opisu: 0000088981
Tytuł oryginału: Strategia dekompozycji ukierunkowana na minimalizację warstw logicznych
Tytuł w wersji angielskiej: Decomposition strategy oriented to minimalization of the logic levels
Autorzy: Marcin Kubica, Dariusz Kania, Adam Opara.
¬ródło: -Elektronika 2013 R. 54 nr 12, s. 96-99, bibliogr. 10 poz.
Punktacja MNiSW: 8.000
p-ISSN: 0033-2089
Słowa kluczowe polskie: dekompozycja ; BDD ; synteza logiczna ; PLD
Słowa kluczowe angielskie: decomposition ; BDD ; logic synthesis ; PLD
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.2411
Dostęp on-line:


29/57
Nr opisu: 0000071035
Tytuł oryginału: Area and speed oriented synthesis of FSMs for PAL-based CPLDs
Autorzy: Robert Czerwiński, Dariusz Kania.
¬ródło: -Microprocess. Microsyst. 2012 vol. 36 iss. 1, s. 45-61, bibliogr. 51 poz.
Impact Factor: 0.549
Punktacja MNiSW: 20.000
p-ISSN: 0141-9331
e-ISSN: 1872-9436
Słowa kluczowe polskie: synteza logiczna ; FSM ; kodowanie stanów ; optymalizacja logiczna ; CPLD
Słowa kluczowe angielskie: logic synthesis ; FSM ; state assignment ; logic optimization ; CPLD
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


30/57
Nr opisu: 0000070101
Tytuł oryginału: BDD z atrybutem negacji w syntezie ukierunkowanej na elementy XOR
Tytuł w wersji angielskiej: BDD with negative edges in logic synthesis dedicated to XOR gates
Autorzy: Dariusz Kania, Adam Opara.
¬ródło: -Elektronika 2012 R. 53 nr 2, s. 82-85, bibliogr. 11 poz.
Punktacja MNiSW: 6.000
p-ISSN: 0033-2089
Słowa kluczowe polskie: synteza logiczna ; odwzorowanie technologiczne ; BDD ; CPLD
Słowa kluczowe angielskie: logic synthesis ; technology mapping ; BDD ; CPLD
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.2411
Dostęp on-line:


31/57
Nr opisu: 0000084032
Tytuł oryginału: Układy logiki programowalnej. Podstawy syntezy i sposoby odwzorowania technologicznego.
Autorzy: Dariusz Kania.
Adres wydawniczy: Warszawa : Wydaw. Naukowe PWN, 2012
Opis fizyczny: , 220 s., bibliogr.
Słowa kluczowe polskie: logika ; synteza logiczna ; układ programowalny ; układ cyfrowy ; SPLD ; CPLD ; FPGA
Słowa kluczowe angielskie: logic ; logic synthesis ; programmable device ; digital circuit ; SPLD ; CPLD ; FPGA
Typ publikacji: P
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. Cz.O1 137003, Mg S.109418, Mg S.109418
Dostęp on-line:


32/57
Nr opisu: 0000076369
Tytuł oryginału: Automatic implementation of arithmetic operation in reconfigurable logic controllers.
Autorzy: Adam Milik, Andrzej Pułka.
¬ródło: W: 20th European Conference on Circuit Theory and Design. ECCTD 2011, Linkoping, Sweden, August 29-31, 2011. Piscataway : Institute of Electrical and Electronics Engineers, 2011, s. 721-724, bibliogr. 12 poz.
DOI:
Słowa kluczowe polskie: PLC ; FPGA ; synteza logiczna ; układ arytmetyczny ; układ rekonfigurowalny ; synteza wysokiego poziomu
Słowa kluczowe angielskie: PLC ; Field Programmable Gate Array ; logic synthesis ; arithmetic circuit ; reconfigurable hardware ; high level synthesis
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


33/57
Nr opisu: 0000065644
Tytuł oryginału: Modyfikacja grafu wyj¶ć poprawiaj±ca efektywno¶ć wykorzystania iloczynów w strukturze programowalnej
Autorzy: Marcin Kubica, Wojciech Sułek, Dariusz Kania.
¬ródło: -Elektronika 2011 R. 52 nr 4, s. 122-125, bibliogr. 4 poz.
Punktacja MNiSW: 6.000
p-ISSN: 0033-2089
Słowa kluczowe polskie: synteza logiczna ; układ CPLD ; graf wyj¶ć
Słowa kluczowe angielskie: logic synthesis ; CPLD structure ; Complex Programmable Logic Device (CPLD) ; graph's node
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.2411
Dostęp on-line:


34/57
Nr opisu: 0000082094
Tytuł oryginału: Permutacja argumentów funkcji logicznej przy poszukiwaniu dekompozycji Ashenhursta.
Autorzy: Edward** Hrynkiewicz, Dariusz Polok.
¬ródło: W: Dziesi±ta Krajowa Konferencja Elektroniki, [Darłówko Wschodnie, 05-09.06.2011]. Materiały konferencji. [Gdańsk] : [Polskie Towarzystwo Elektrotechniki Teoretycznej i Stosowanej. Oddział Gdańsk], 2011, s. 78
Organizator: Polskie Towarzystwo Elektrotechniki Teoretycznej i Stosowanej. Oddział Gdańsk, Wydział Elektroniki i Informatyki Politechniki Koszalińskiej
Uwagi: Pełny tekst na CD-ROM
Słowa kluczowe polskie: synteza logiczna ; dekompozycja ; widmo Reeda-Mullera ; układ FPGA ; permutacja argumentów
Słowa kluczowe angielskie: logic synthesis ; decomposition ; Reed-Muller spectrum ; FPGA system ; variables permutation
Typ publikacji: RK
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.


35/57
Nr opisu: 0000068105
Tytuł oryginału: Synteza logiczna zespołu funkcji ukierunkowana na minimalizację liczby wykorzystywanych bloków logicznych PAL w oparciu o zmodyfikowany graf wyj¶ć
Tytuł w wersji angielskiej: The logic synthesis of the multi-output Boolean function directed to PAL logic block number minimization based on a modified graph's nodes
Autorzy: Marcin Kubica, Dariusz Kania.
¬ródło: -Pomiary Autom. Kontr. 2011 vol. 57 nr 7, s. 737-740, bibliogr. 10 poz.
Punktacja MNiSW: 7.000
p-ISSN: 0032-4140
Słowa kluczowe polskie: synteza logiczna ; graf wyj¶ć ; układ CPLD
Słowa kluczowe angielskie: logic synthesis ; graph's nodes ; CPLD structure
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.661
Informacje o dostępie open-access: open-access-licence: OTHER
Dostęp on-line:


36/57
Nr opisu: 0000068350
Tytuł oryginału: Wykorzystanie dwupoziomowej optymalizacji do poprawy wyników syntezy z wykorzystaniem BDD
Tytuł w wersji angielskiej: Enhancing logic synthesis based on two-stage BDD decomposition by using two-level optimization
Autorzy: Adam Opara, Dariusz Kania.
¬ródło: -Pomiary Autom. Kontr. 2011 vol. 57 nr 8, s. 864-867, bibliogr. 14 poz.
Punktacja MNiSW: 7.000
p-ISSN: 0032-4140
Słowa kluczowe polskie: synteza logiczna ; binarny diagram decyzyjny ; dekompozycja ; układ CPLD
Słowa kluczowe angielskie: logic synthesis ; binary decision diagram ; decomposition ; CPLD structure
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.661
Informacje o dostępie open-access: open-access-licence: OTHER
Dostęp on-line:


37/57
Nr opisu: 0000063719
Tytuł oryginału: Logic synthesis based on decomposition for CPLDs
Autorzy: Dariusz Kania, Adam Milik.
¬ródło: -Microprocess. Microsyst. 2010 vol. 34 iss. 1, s. 25-38, bibliogr. 34 poz.
Impact Factor: 0.545
p-ISSN: 0141-9331
e-ISSN: 1872-9436
Słowa kluczowe polskie: synteza logiczna ; dekompozycja ; PLD ; programowalna matryca logiczna ; CPLD
Słowa kluczowe angielskie: logic synthesis ; decomposition ; PLD ; Programmable Array Logic ; CPLD
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


38/57
Nr opisu: 0000050839
Tytuł oryginału: Dynamicznie rekonfigurowalny sterownik logiczny - łatwo programowalna architektura
Autorzy: Adam Milik.
¬ródło: -Pomiary Autom. Kontr. 2009 vol. 55 nr 8, s. 587-590, bibliogr. 7 poz.
p-ISSN: 0032-4140
Słowa kluczowe polskie: sterownik programowalny ; PLC ; dynamiczna rekonfiguracja ; FPGA ; synteza logiczna
Słowa kluczowe angielskie: programmable logic controller ; PLC ; dynamic reconfiguration ; FPGA ; logic synthesis
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.661
Informacje o dostępie open-access: open-access-licence: OTHER
Dostęp on-line:


39/57
Nr opisu: 0000051799
Tytuł oryginału: Logic synthesis dedicated for CPLD circuits
Autorzy: Dariusz Kania, Adam Milik, Józef Kulisz, Adam Opara, Robert Czerwiński.
¬ródło: -Kwart. Elektron. Telekom. 2009 t. 55 z. 2, s. 287-315, bibliogr. 67 poz.
p-ISSN: 0867-6747
Słowa kluczowe polskie: synteza logiczna ; CPLD ; dekompozycja ; odwzorowanie technologiczne
Słowa kluczowe angielskie: logic synthesis ; CPLD ; decomposition ; technology mapping
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.168


40/57
Nr opisu: 0000058539
Tytuł oryginału: Metoda syntezy logicznej ukierunkowana na wykorzystanie elementu XOR
Autorzy: Ł. Ławrocki, Robert Czerwiński.
¬ródło: -Pomiary Autom. Kontr. 2009 vol. 55 nr 8, s. 636-638, bibliogr. 8 poz.
p-ISSN: 0032-4140
Słowa kluczowe polskie: układ programowalny ; CPLD ; programowalna matryca logiczna ; XOR ; synteza logiczna ; dekompozycja
Słowa kluczowe angielskie: programmable device ; CPLD ; Programmable Array Logic ; XOR ; logic synthesis ; decomposition
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.661
Informacje o dostępie open-access: open-access-licence: OTHER
Dostęp on-line:


41/57
Nr opisu: 0000054340
Tytuł oryginału: Synteza logiczna układu realizuj±cego zespół funkcji przeł±czaj±cych z użyciem bramek XOR w strukturach CPLD
Autorzy: Dariusz Kania, W. Grabiec.
¬ródło: -Biul. WAT 2009 vol. 58 nr 3, s. 379-387, bibliogr. 6 poz.
p-ISSN: 1234-5865
Słowa kluczowe polskie: bramka XOR ; synteza logiczna ; układ CPLD ; dekompozycja ; odwzorowanie technologiczne
Słowa kluczowe angielskie: XOR gate ; logic synthesis ; CPLD structure ; decomposition ; technology mapping
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l sygn. P.309
Dostęp on-line:


42/57
Nr opisu: 0000056461
Tytuł oryginału: Synthesis of finite state machines for CPLDs
Autorzy: Robert Czerwiński, Dariusz Kania.
¬ródło: -Int. J. Appl. Math. Comput. Sci. 2009 vol. 19 nr 4, s. 647-659, bibliogr.
Impact Factor: 0.684
p-ISSN: 1641-876X
Słowa kluczowe polskie: złożony programowalny układ elektroniczny ; CPLD ; synteza logiczna ; FSM ; kodowanie stanów ; optymalizacja logiczna
Słowa kluczowe angielskie: Complex Programmable Logic Device ; CPLD ; logic synthesis ; FSM ; state assignment ; logic optimization
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


43/57
Nr opisu: 0000049861
Tytuł oryginału: Wykorzystanie elementu XOR w syntezie logicznej przeznaczonej dla programowalnych struktur CPLD typu PAL
Autorzy: W. Grabiec, Dariusz Kania.
¬ródło: -Elektronika 2009 R. 50 nr 6, s. 82-86, bibliogr. 5 poz.
p-ISSN: 0033-2089
Słowa kluczowe polskie: synteza logiczna ; CPLD ; bramka XOR ; dekompozycja kolumnowa
Słowa kluczowe angielskie: logic synthesis ; CPLD ; XOR gate ; column decomposition
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.2411
Dostęp on-line:


44/57
Nr opisu: 0000039947
Tytuł oryginału: Dekompozycja zespołu funkcji wykorzystuj±ca elementy XOR
Autorzy: Dariusz Kania, W. Grabiec.
¬ródło: -Pomiary Autom. Kontr. 2008 vol. 54 nr 8, s. 502-504, bibliogr. 5 poz.
p-ISSN: 0032-4140
Słowa kluczowe polskie: synteza logiczna ; dekompozycja ; odwzorowanie technologiczne
Słowa kluczowe angielskie: logic synthesis ; decomposition ; technology mapping
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.661
Dostęp on-line:


45/57
Nr opisu: 0000042016
Tytuł oryginału: Dekompozycyjne metody syntezy przeznaczone do układów CPLD
Autorzy: Dariusz Kania, Adam Milik, Adam Opara.
¬ródło: -Elektronika 2008 R. 49 nr 10, s. 93-100, bibliogr. 19 poz.
p-ISSN: 0033-2089
Słowa kluczowe polskie: synteza logiczna ; CPLD ; dekompozycja
Słowa kluczowe angielskie: logic synthesis ; CPLD ; decomposition
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.2411
Dostęp on-line:


46/57
Nr opisu: 0000048089
Tytuł oryginału: Dekompozycyjne metody syntezy układów kombinacyjnych wykorzystuj±ce binarne diagramy decyzyjne. Rozprawa doktorska.
Autorzy: Adam Opara.
Miejsce i rok obrony: Gliwice, 2008
Opis fizyczny: , 129 k., bibliogr. 108 poz.
Uczelnia i wydział: Politechnika ¦l±ska. Wydział Automatyki, Elektroniki i Informatyki.
Promotor: dr hab. inż. Dariusz Kania
Słowa kluczowe polskie: układ programowalny ; synteza logiczna ; układ FPGA ; układ CPLD ; dekompozycja ; binarny diagram decyzyjny
Słowa kluczowe angielskie: programmable device ; logic synthesis ; FPGA system ; CPLD structure ; decomposition ; binary decision diagram
Typ publikacji: D
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. Cz.Ab. R-4503
Dostęp BCP¦:


47/57
Nr opisu: 0000039944
Tytuł oryginału: Samorekonfigurowalny system cyfrowy
Autorzy: Adam Milik, Jan* Mocha.
¬ródło: -Pomiary Autom. Kontr. 2008 vol. 54 nr 8, s. 483-485, bibliogr. 5 poz.
p-ISSN: 0032-4140
Słowa kluczowe polskie: PLD ; FPGA ; rekonfiguracja dynamiczna ; synteza logiczna ; dekompozycja
Słowa kluczowe angielskie: PLD ; FPGA ; dynamic reconfiguration ; logic synthesis ; decomposition
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.661
Informacje o dostępie open-access: open-access-licence: OTHER
Dostęp on-line:


48/57
Nr opisu: 0000039946
Tytuł oryginału: Wykorzystanie pseudo-MTBDD w dekompozycji zespołu funkcji
Autorzy: Adam Opara, Dariusz Kania.
¬ródło: -Pomiary Autom. Kontr. 2008 vol. 54 nr 8, s. 496-498, bibliogr. 11 poz.
p-ISSN: 0032-4140
Słowa kluczowe polskie: binarny diagram decyzyjny ; BDD ; wielokorzeniowy binarny diagram decyzyjny ; MTBDD ; synteza logiczna ; dekompozycja
Słowa kluczowe angielskie: binary decision diagram ; BDD ; multi-terminal binary decision diagram ; MTBDD ; logic synthesis ; decomposition
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.661
Informacje o dostępie open-access: open-access-licence: OTHER
Dostęp on-line:


49/57
Nr opisu: 0000039018
Tytuł oryginału: Logic synthesis for PAL-based CPLD-s based on two-stage decomposition
Autorzy: Dariusz Kania, Józef Kulisz.
¬ródło: -J. Syst. Softw. 2007 vol. 80 iss. 7, s. 1129-1141, bibliogr.
Impact Factor: 0.799
p-ISSN: 0164-1212
e-ISSN: 1873-1228
Słowa kluczowe polskie: synteza logiczna ; dekompozycja funkcji ; podział układów logicznych ; struktura matrycowa typu PAL ; kolorowanie grafów
Słowa kluczowe angielskie: logic synthesis ; function decomposition ; logic circuit partitioning ; PAL-based CPLD ; graph coloring
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


50/57
Nr opisu: 0000032509
Tytuł oryginału: Synteza logiczna dla struktur CPLD typu PAL wykorzystuj±ca elementy XOR
Autorzy: Dariusz Kania, W. Grabiec.
¬ródło: -Biul. WAT 2007 vol. 56 nr 3, s. 229-241, bibliogr. 5 poz.
p-ISSN: 1234-5865
Słowa kluczowe polskie: synteza logiczna ; dekompozycja ; odwzorowanie technologiczne
Słowa kluczowe angielskie: logic synthesis ; decomposition ; technology mapping
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l sygn. P.309
Dostęp on-line:


51/57
Nr opisu: 0000029354
Tytuł oryginału: Synteza logiczna przeznaczona dla struktur CPLD z elementami XOR
Tytuł w wersji angielskiej: Logic synthesis dedicated for CPLDs with XOR gates
Autorzy: Dariusz Kania, W. Grabiec.
¬ródło: -Pomiary Autom. Kontr. 2007 nr 7, s. 54-56, bibliogr. 3 poz.
p-ISSN: 0032-4140
Słowa kluczowe polskie: synteza logiczna ; dekompozycja ; odwzorowanie technologiczne
Słowa kluczowe angielskie: logic synthesis ; decomposition ; technology mapping
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.661
Informacje o dostępie open-access: open-access-licence: OTHER
Dostęp on-line:


52/57
Nr opisu: 0000029359
Tytuł oryginału: Zastosowanie diagramów BDD w syntezie logicznej dla układów typu PAL
Tytuł w wersji angielskiej: Application of BDD in logic synthesis for PAL-based devices
Autorzy: Adam Milik, Dariusz Kania.
¬ródło: -Pomiary Autom. Kontr. 2007 nr 7, s. 118-120, bibliogr. 8 poz.
p-ISSN: 0032-4140
Słowa kluczowe polskie: BDD ; pal ; PLD ; synteza logiczna ; dekompozycja
Słowa kluczowe angielskie: BDD ; PAL ; PLD ; logic synthesis ; decomposition
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.661
Informacje o dostępie open-access: open-access-licence: OTHER
Dostęp on-line:


53/57
Nr opisu: 0000022808
Tytuł oryginału: Dekompozycja wierszowa w syntezie logicznej przeznaczonej dla struktur matrycowych
Autorzy: Dariusz Kania.
¬ródło: -Kwart. Elektron. Telekom. 2006 t. 52 z. 4, s. 521-543, bibliogr. 10 poz.
p-ISSN: 0867-6747
Słowa kluczowe polskie: synteza logiczna ; dekompozycja ; partycjonowanie ; blok logiczny typu PAL
Słowa kluczowe angielskie: logic synthesis ; decomposition ; partitioning ; PAL-based CPLD
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.168


54/57
Nr opisu: 0000013741
Tytuł oryginału: Metoda wyznaczania złożono¶ci kolumnowej przeznaczona dla struktur matrycowych
Autorzy: Dariusz Kania.
¬ródło: -Arch. Informat. Teor. Stosow. 2005 t. 17 z. 1, s. 65-76, bibliogr. 29 poz.
p-ISSN: 0867-2121
Słowa kluczowe polskie: synteza logiczna ; dekompozycja ; CPLD
Słowa kluczowe angielskie: logic synthesis ; decomposition ; CPLD
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.4405


55/57
Nr opisu: 0000009567
Tytuł oryginału: Metody syntezy dedykowane dla struktur FPGA typu tablicowego
Tytuł w wersji angielskiej: A method of synthesis for LUT-based FPGAs
Autorzy: Edward** Hrynkiewicz, Dariusz Kania.
¬ródło: -Kwart. Elektron. Telekom. 2004 t. 50 z. 3, s. 325-342, bibliogr. 22 poz.
p-ISSN: 0867-6747
Słowa kluczowe polskie: synteza logiczna ; dekompozycja ; partycjonowanie ; FPGA
Słowa kluczowe angielskie: logic synthesis ; decomposition ; partitioning ; FPGA
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.168


56/57
Nr opisu: 0000008592
Tytuł oryginału: P-warstwowa synteza logiczna dedykowana dla struktur typu PAL
Tytuł w wersji angielskiej: A P-stage logic synthesis for PAL-based devices
Autorzy: Dariusz Kania.
¬ródło: -Kwart. Elektron. Telekom. 2004 t. 50 z. 1, s. 65-86, bibliogr. 22 poz.
p-ISSN: 0867-6747
Słowa kluczowe polskie: synteza logiczna ; partycjonowanie ; minimalizacja ; PLD
Słowa kluczowe angielskie: logic synthesis ; partitioning ; minimization ; PLD
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.168


57/57
Nr opisu: 0000001558
Tytuł oryginału: Dekompozycja wielokrotna w syntezie logicznej dla struktur FPGA typu tablicowego
Tytuł w wersji angielskiej: Multiple-decomposition within logie synthesis for LUT-based FPGA
Autorzy: Andrzej** Kania.
¬ródło: -Elektronika 2003 R. 44 nr 2/3, s. 43-46, bibliogr. 25 poz.
p-ISSN: 0033-2089
Słowa kluczowe polskie: synteza logiczna ; dekompozycja wielokrotna ; FPGA ; teoria Curtisa
Słowa kluczowe angielskie: logic synthesis ; multiple decomposition ; FPGA ; Curtis theory
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.2411


stosuj±c format:
Nowe wyszukiwanie