Wynik wyszukiwania
Zapytanie: 802 11 AD
Liczba odnalezionych rekordów: 1



Przejście do opcji zmiany formatu | Wyświetlenie wyników w wersji do druku | Pobranie pliku do edytora | Przesłanie wyników do modułu analizy | excel | Nowe wyszukiwanie
1/1
Nr opisu: 0000137023
Tytuł oryginału: Sprzętowa implementacja nieregularnego dekodera QC-LDPC w strukturze FPGA
Tytuł w wersji angielskiej: Hardware implementation of the C-LDPC decoder in the FPGA structure
Autorzy: Mateusz Kuc, Wojciech Sułek, Dariusz Kania.
Źródło: -Prz. Elektrot. 2020 R. 96 nr 9, s. 16-20, bibliogr. 18 poz.
Punktacja MNiSW: 20.000
p-ISSN: 0033-2097
e-ISSN: 2449-9544
DOI:
Słowa kluczowe polskie: QC-LDPC ; FPGA ; Min-Sum ; znormalizowany Min-Sum ; 802.11 ad ; 802.16e ; WiGig ; WiMax
Słowa kluczowe angielskie: QC-LDPC ; FPGA ; Min-Sum ; normalized min-sum ; 802.11 ad ; 802.16e ; WiGig ; WiMax
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w PŚl.
Lokalizacja Źródła: PŚl. sygn. P.677
Informacje o dostępie open-access: open-access-text-version: FINAL_PUBLISHED open-access-licence: OTHER open-access-release-time: AT_PUBLICATION open-access-article-mode: OPEN_JOURNAL
Dostęp on-line:


stosując format:
Nowe wyszukiwanie