Wynik wyszukiwania
Zapytanie:
GRAPH S NODES
Liczba odnalezionych rekordów:
2
Przejście do opcji zmiany formatu
|
Wyświetlenie wyników w wersji do druku
|
Pobranie pliku do edytora
|
Przesłanie wyników do modułu analizy
|
excel
|
Nowe wyszukiwanie
1/2
Nr opisu:
0000068105
Tytuł oryginału:
Synteza logiczna zespołu funkcji ukierunkowana na minimalizację liczby wykorzystywanych bloków logicznych PAL w oparciu o zmodyfikowany graf wyjść
Tytuł w wersji angielskiej:
The logic synthesis of the multi-output Boolean function directed to PAL logic block number minimization based on a modified graph's nodes
Autorzy:
Marcin
Kubica
, Dariusz
Kania
.
Źródło:
-
Pomiary Autom. Kontr.
2011 vol. 57 nr 7
, s. 737-740, bibliogr. 10 poz.
Punktacja MNiSW:
7.000
p-ISSN:
0032-4140
Słowa kluczowe polskie:
synteza logiczna
;
graf wyjść
;
układ CPLD
Słowa kluczowe angielskie:
logic synthesis
;
graph's nodes
;
CPLD structure
Typ publikacji:
A
Język publikacji:
POL
Zasieg terytorialny:
K
Afiliacja:
praca afiliowana w PŚl.
Lokalizacja Źródła:
PŚl. sygn. P.661
Informacje o dostępie open-access:
open-access-licence: OTHER
Dostęp on-line:
2/2
Nr opisu:
0000024085
Tytuł oryginału:
Synteza logiczna przeznaczona do układów CPLD
Autorzy:
Dariusz
Kania
.
Źródło:
-
Elektronika
2007 R. 48 nr 2
, s. 21-25, bibliogr. 16 poz.
p-ISSN:
0033-2089
Słowa kluczowe polskie:
układ CPLD
;
układ PAL
;
metoda syntezy
;
graf wyjść
Słowa kluczowe angielskie:
CPLD structure
;
PAL structure
;
synthesis method
;
graph's nodes
Typ publikacji:
A
Język publikacji:
POL
Zasieg terytorialny:
K
Afiliacja:
praca afiliowana w PŚl.
Lokalizacja Źródła:
PŚl. sygn. P.2411
Dostęp on-line:
stosując format:
standardowy
pełny z etykietami pól
roboczy
redakcja skr.
redakcja peł.
kontrolny
Nowe wyszukiwanie