Wynik wyszukiwania
Zapytanie: NOVAK O
Liczba odnalezionych rekordów: 3



Przej¶cie do opcji zmiany formatu | Wy¶wietlenie wyników w wersji do druku | Pobranie pliku do edytora | Przesłanie wyników do modułu analizy | excel | Nowe wyszukiwanie
1/3
Nr opisu: 0000021969
Tytuł oryginału: Bist built-in self test.
Autorzy: O. Novak, V. Drabek, Andrzej** Hławiczka, Krzysztof* Gucwa, Tomasz Garbolino.
¬ródło: W: Handbook of testing electronic systems. Eds: O. Novak [et al.]. [Praha] : Czech Technical University Publishing House, 2005, s. 227-299
Typ publikacji: U
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.


2/3
Nr opisu: 0000012262
Tytuł oryginału: Test-per-clock logic BIST with semi-deterministic test patterns and zero-aliasing compactor
Autorzy: O. Novak, Z. Pliva, J. Nosek, Andrzej** Hławiczka, Tomasz Garbolino, Krzysztof* Gucwa.
¬ródło: -J. Electron. Test. 2004 vol. 20 no. 1, s. 109-122, bibliogr. 24 poz.
Impact Factor: 0.480
p-ISSN: 0923-8174
e-ISSN: 1573-0727
DOI:
Słowa kluczowe polskie: wbudowane samotestowanie ; metoda test-per-clock ; kompresja obrazu testowego
Słowa kluczowe angielskie: built-in self test ; test-per-clock method ; test pattern compression
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


3/3
Nr opisu: 0000091812
Tytuł oryginału: Low hardware overhead deterministic logic BIST with zero-aliasing compactor.
Autorzy: O. Novak, Andrzej** Hławiczka, Tomasz Garbolino, Krzysztof* Gucwa, J. Nosek, Z. Pliva.
¬ródło: W: IEEE design and diagnostics of electronic circuits and systems - IEEE DDECS 2001. Fourth International Workshop on IEEE Design and Diagnostics of Electronic Circuits and Systems, Gyor, Hungary, April 18-20, 2001. Eds: J. Hlavicka [et al.]. Gyor : [b.w.], 2001, s. 29-35, bibliogr. 21 poz.
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.


stosuj±c format:
Nowe wyszukiwanie