Wynik wyszukiwania
Zapytanie: MILIK ADAM
Liczba odnalezionych rekordów: 89



Przej¶cie do opcji zmiany formatu | Wy¶wietlenie wyników w wersji do druku | Pobranie pliku do edytora | Przesłanie wyników do modułu analizy | excel | Nowe wyszukiwanie
1/89
Nr opisu: 0000134056
Tytuł oryginału: On SFC low power hardware implementation in FPGAs
Autorzy: Adam Milik, Edward Hrynkiewicz.
¬ródło: -IFAC-PapersOnLine 2019 vol. 52 iss. 27, s. 62-67, bibliogr. 15 poz.
Uwagi: Zawiera materiały z: 16th IFAC Conference on Programmable Devices and Embedded Systems PDES 2019, High Tatras, Slovakia, 29-31 October 2019
Punktacja MNiSW: 20.000
e-ISSN: 2405-8963
DOI:
Słowa kluczowe polskie: schemat SFC ; schemat drabinkowy ; FPGA ; harmonogram operacji ; odwzorowanie technologiczne ; projektowanie ukierunkowane na redukcję pobieranej energii
Słowa kluczowe angielskie: SFC ; LD ; FPGA ; scheduling ; mapping ; power aware design
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


2/89
Nr opisu: 0000125318
Tytuł oryginału: Hardware mapping strategies of PLC programs in FPGAs.
Autorzy: Adam Milik, Edward Hrynkiewicz.
¬ródło: W: 15th IFAC Conference on Programmable Devices and Embedded Systems. PDeS 2018, Ostrava, Czech Republic, 23-25 May 2018. Ed. by Zdenek Slanina. Amsterdam : Elsevier, 2018, s. 131-137, bibliogr. 26 poz.
Seria: (IFAC-PapersOnLine ; vol. 51, iss. 6 2405-8963)
Punktacja MNiSW: 15.000
Liczba arkuszy wydawniczych: 0,9
Bazy indeksuj±ce publikację: Scopus; Web of Science
DOI:
Słowa kluczowe polskie: PLC ; LD ; IL ; SFC ; FPGA ; harmonogramowanie ; odwzorowanie technologiczne ; przetwarzanie potokowe ; współdzielenie zasobów
Słowa kluczowe angielskie: PLC ; LD ; IL ; SFC ; FPGA ; scheduling ; mapping ; pipelining ; resource sharing
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


3/89
Nr opisu: 0000121224
Tytuł oryginału: Multiple-Core PLC CPU implementation and programming
Autorzy: Adam Milik.
¬ródło: -J. Circuits, Syst. Comput. 2018 vol. 27 no. 10, art. 1850162 s. 1-7
Impact Factor: 0.939
Punktacja MNiSW: 15.000
p-ISSN: 0218-1266
e-ISSN: 1793-6454
DOI:
Słowa kluczowe polskie: PLC ; LD ; IL ; SFC ; FPGA ; kompilator ; optymalizacja programu steruj±cego ; programowanie ; wykres przepływu danych ; obliczenia równoległe ; procesor wielordzeniowy
Słowa kluczowe angielskie: PLC ; LD ; IL ; SFC ; FPGA ; compiler ; control program optimization ; programming ; data flow graph ; parallel computation ; multiple-core CPU
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.


4/89
Nr opisu: 0000127095
Tytuł oryginału: Synteza programów sterowania implementowanych w układach FPGA.
Tytuł w wersji angielskiej: Control program synthesis implemented in FPGAs
Autorzy: Adam Milik.
Adres wydawniczy: Gliwice : Wydaw. Politechniki ¦l±skiej, 2018
Opis fizyczny: , 236 s., bibliogr. 201 poz.
ISBN: 978-83-7880-581-6
Seria: (Monografia ; [Politechnika ¦l±ska] nr 744)
Punktacja MNiSW: 80.000
Liczba arkuszy wydawniczych: 17
Słowa kluczowe polskie: FPGA ; optymalizacja sterowania ; EDFG ; odwzorowanie technologiczne ; sterownik przemysłowy
Słowa kluczowe angielskie: FPGA ; control optimization ; EDFG ; technological mapping ; industrial controller
Typ publikacji: M
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l.


5/89
Nr opisu: 0000125325
Tytuł oryginału: Technology mapping of multi-output function into LUT-based FPGA.
Autorzy: Marcin Kubica, Adam Milik, Dariusz Kania.
¬ródło: W: 15th IFAC Conference on Programmable Devices and Embedded Systems. PDeS 2018, Ostrava, Czech Republic, 23-25 May 2018. Ed. by Zdenek Slanina. Amsterdam : Elsevier, 2018, s. 107-112, bibliogr. 24 poz.
Seria: (IFAC-PapersOnLine ; vol. 51, iss. 6 2405-8963)
Punktacja MNiSW: 15.000
Liczba arkuszy wydawniczych: 0,5
Bazy indeksuj±ce publikację: Scopus; Web of Science
DOI:
Słowa kluczowe polskie: FPGA ; SMTBDD ; układ kombinacyjny ; dekompozycja ; synteza logiczna
Słowa kluczowe angielskie: FPGA ; SMTBDD ; combinational circuit ; decomposition ; logic synthesis
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


6/89
Nr opisu: 0000112218
Tytuł oryginału: Nonlinearity measurement of a voltage ramp using a digital technique
Autorzy: Adam Milik, Edward Hrynkiewicz.
¬ródło: -J. Circuits, Syst. Comput. 2017 vol. 26 no. 5, art. 1750081 s. 1-15, bibliogr. 19 poz.
Impact Factor: 0.595
Punktacja MNiSW: 15.000
p-ISSN: 0218-1266
e-ISSN: 1793-6454
DOI:
Słowa kluczowe polskie: rampa napięciowa ; pomiar nieliniowo¶ci ; bł±d nieliniowo¶ci
Słowa kluczowe angielskie: voltage ramp ; nonlinearity measurement ; nonlinearity error
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.


7/89
Nr opisu: 0000116528
Tytuł oryginału: Distributed PLC based on multicore CPUs - architecture and programming.
Autorzy: Adam Milik, Edward Hrynkiewicz.
¬ródło: W: 14th IFAC Conference on Programmable Devices and Embedded Systems. PDES 2016 Brno, Czech Republic, 5-7 October 2016. Ed. by Zdenek Bradac. Amsterdam : Elsevier, 2016, s. 1-7, bibliogr. 23 poz.
Seria: (IFAC-PapersOnLine ; vol. 49, iss. 25 2405-8963)
Liczba arkuszy wydawniczych: 0,5
Bazy indeksuj±ce publikację: Web of Science; Scopus
DOI:
Słowa kluczowe polskie: PLC ; FD ; SFC ; kompilator ; system dystrybucji ; system sterowania ; MIMD ; FPGA
Słowa kluczowe angielskie: PLC ; LD ; SFC ; compiler ; distributed system ; control network ; MIMD ; FPGA
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


8/89
Nr opisu: 0000111705
Tytuł oryginału: Multiple core PLC CPU with tight thread synchronization.
Autorzy: Adam Milik, Mirosław Chmiel, Edward Hrynkiewicz.
¬ródło: W: 2016 International Conference on Signals and Electronic Systems (ICSES), Kraków, Poland, 5-7 September 2016. Eds.: Witold Machowski and Jacek Stępień. Piscataway : IEEE, 2016, s. 253-258, bibliogr. 21 poz.
ISBN: 978-1-5090-2667-8
Liczba arkuszy wydawniczych: 0,3
Bazy indeksuj±ce publikację: Web of Science
DOI:
Słowa kluczowe polskie: architektura wielow±tkowa ; programowalny sterownik logiczny ; CPU ; FPGA
Słowa kluczowe angielskie: multithreaded architecture ; programmable logic controller ; CPU ; FPGA
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


9/89
Nr opisu: 0000105292
Tytuł oryginału: On hardware synthesis and implementation of PLC programs in FPGAs
Autorzy: Adam Milik.
¬ródło: -Microprocess. Microsyst. 2016 vol. 44, s. 2-16, bibliogr. 37 poz.
Impact Factor: 1.025
Punktacja MNiSW: 20.000
p-ISSN: 0141-9331
e-ISSN: 1872-9436
DOI:
Słowa kluczowe polskie: PLC ; FPGA ; DSP48 ; LD ; IL ; SFC ; DFG ; synteza wysokiego poziomu ; synteza logiczna ; układ rekonfigurowalny
Słowa kluczowe angielskie: PLC ; FPGA ; DSP48 ; LD ; IL ; SFC ; DFG ; high level synthesis ; logic synthesis ; reconfigurable hardware
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


10/89
Nr opisu: 0000105918
Tytuł oryginału: On the systematic method of conditional control program execution by a PLC
Autorzy: Adam Milik, Mirosław Chmiel, Edward Hrynkiewicz.
¬ródło: -Bull. Pol. Acad. Sci., Tech. Sci. 2016 vol. 64 no. 1, s. 161-170, bibliogr. 21 poz.
Impact Factor: 1.156
Punktacja MNiSW: 25.000
p-ISSN: 0239-7528
e-ISSN: 2300-1917
DOI:
Słowa kluczowe polskie: program sterowania ; PLC ; LD ; IL ; FPGA ; kompilator ; optymalizacja programu sterowania ; programowanie sterowników PLC ; graf przepływowy
Słowa kluczowe angielskie: control program ; PLC ; LD ; IL ; FPGA ; compiler ; control program optimization ; PLC programming ; flow graph
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Informacje o dostępie open-access: open-access-licence: CC-BY-NC-ND
Dostęp on-line:


11/89
Nr opisu: 0000100887
Tytuł oryginału: High level model of time predictable multitask control unit.
Autorzy: Ł. Golly, Adam Milik, Andrzej Pułka.
¬ródło: W: [13th] IFAC Conference on Programmable Devices and Embedded Systems. PDeS 2015, Cracow, May 13th - 14th, 2015. Preprints. [B.m.] : [b.w.], 2015, s. 357-362, bibliogr. 18 poz.
Organizator: Institute of Electronics. Silesian University of Technology. Gliwice. Poland, Department of Cybernetics and Biomedical Engineering. Faculty of Electrical Engineering and Computer Science. VSB Technical University of Ostrava. Ostrava. Czech Republic, Department of Control and Instrumentation. Faculty of Electrical Engineering and Communication. Brno University of Technology. Brno. Czech Republic
Uwagi: Toż na CD-ROM
Liczba arkuszy wydawniczych: 0,3
Słowa kluczowe polskie: system czasu rzeczywistego ; system wbudowany ; system wieloprocesorowy ; przetwarzanie potokowe ; równoległo¶ć ; wielow±tkowo¶ć ; wielozadaniowo¶ć ; urz±dzenia przewidywalne czasowo
Słowa kluczowe angielskie: real-time system ; embedded system ; multiprocessing system ; pipelining processing ; parallelism ; concurrency ; multithreading ; multitasking ; time predictable machine
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. Cz.O1 144118 + CD


12/89
Nr opisu: 0000101939
Tytuł oryginału: High level model of time predictable multitask control unit
Autorzy: Ł. Golly, Adam Milik, Andrzej Pułka.
¬ródło: -IFAC-PapersOnLine 2015 vol. 48 iss. 4, s. 348-353, bibliogr.
Uwagi: Referat wygłoszony na: 13th IFAC and IEEE Conference on Programmable Devices and Embedded Systems PDES 2015. Ed. by Adam Milik
Punktacja MNiSW: 5.000
Liczba arkuszy wydawniczych: 0,5
e-ISSN: 2405-8963
DOI:
Słowa kluczowe polskie: system czasu rzeczywistego ; system wbudowany ; system wieloprocesorowy ; przetwarzanie potokowe ; równoległo¶ć ; współbieżno¶ć ; wielow±tkowo¶ć ; wielozadaniowo¶ć ; urz±dzenia przewidywalne czasowo
Słowa kluczowe angielskie: real-time system ; embedded system ; multiprocessing system ; pipelining processing ; parallelism ; concurrency ; multithreading ; multitasking ; time predictable machine
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


13/89
Nr opisu: 0000100890
Tytuł oryginału: On PLCs control program hardware implementation selected problems of mapping and scheduling.
Autorzy: Adam Milik.
¬ródło: W: [13th] IFAC Conference on Programmable Devices and Embedded Systems. PDeS 2015, Cracow, May 13th - 14th, 2015. Preprints. [B.m.] : [b.w.], 2015, s. 363-370, bibliogr. 27 poz.
Organizator: Institute of Electronics. Silesian University of Technology. Gliwice. Poland, Department of Cybernetics and Biomedical Engineering. Faculty of Electrical Engineering and Computer Science. VSB Technical University of Ostrava. Ostrava. Czech Republic, Department of Control and Instrumentation. Faculty of Electrical Engineering and Communication. Brno University of Technology. Brno. Czech Republic
Uwagi: Toż na CD-ROM
Liczba arkuszy wydawniczych: 0,4
Słowa kluczowe polskie: PLC ; FPGA ; DSP48 ; LD ; SFC ; DFG ; synteza wysokiego poziomu ; synteza logiczna ; układ rekonfigurowalny
Słowa kluczowe angielskie: PLC ; FPGA ; DSP48 ; LD ; SFC ; DFG ; high level synthesis ; logic synthesis ; reconfigurable hardware
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. Cz.O1 144118 + CD


14/89
Nr opisu: 0000101941
Tytuł oryginału: On PLCs control program hardware implementation selected problems of mapping and scheduling
Autorzy: Adam Milik.
¬ródło: -IFAC-PapersOnLine 2015 vol. 28 iss. 4, s. 354-361, bibliogr.
Uwagi: Referat wygłoszony na: 13th IFAC and IEEE Conference on Programmable Devices and Embedded Systems PDES 2015. Ed. by Adam Milik
Punktacja MNiSW: 5.000
Liczba arkuszy wydawniczych: 0,5
Bazy indeksuj±ce publikację: Scopus
e-ISSN: 2405-8963
DOI:
Słowa kluczowe polskie: PLC ; FPGA ; DSP48 ; LD ; SFC ; DFG ; synteza wysokiego poziomu ; synteza logiczna ; układ rekonfigurowalny ; IL
Słowa kluczowe angielskie: PLC ; FPGA ; DSP48 ; LD ; SFC ; DFG ; high level synthesis ; logic synthesis ; reconfigurable hardware ; IL
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


15/89
Nr opisu: 0000101942
Tytuł czasopisma: IFAC-PapersOnLine. Vol. 48, iss. 4: 13th IFAC and IEEE Conference on Programmable Devices and Embedded Systems PDES 2015. Ed. by Adam Milik.
Adres wydawniczy: [B.m.] : Elsevier, 2015
e-ISSN: 2405-8963
Typ publikacji: RCZ
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


16/89
Nr opisu: 0000096128
Tytuł oryginału: Introducing fuzzy default logic into WalkSAT algorithm.
Autorzy: Andrzej Pułka, Adam Milik.
¬ródło: W: 2014 International Conference on Signals and Electronic Systems (ICSES), Poznań, Poland, 11-13 September 2014. Faculty of Electronics and Telecommunications. Poznan University of Technology. Poland. Piscataway : IEEE, 2014, s. 1-4, bibliogr. 13 poz.
ISBN: 978-1-4799-7009-4
Liczba arkuszy wydawniczych: 0,2
Bazy indeksuj±ce publikację: Web of Science
DOI:
Słowa kluczowe polskie: spełnialno¶ć formuł logicznych ; CNF ; weryfikacja formalna ; wyszukiwarka heurystyczna ; badanie spełnialno¶ci logicznej
Słowa kluczowe angielskie: Boolean satisfiability ; CNF ; formal verification ; heuristic search ; SAT solving
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


17/89
Nr opisu: 0000095873
Tytuł oryginału: Koncepcja przyrostowa algorytmu Smith-Watermana - realizacja sprzętowa
Autorzy: Andrzej Pułka, Adam Milik.
¬ródło: -Pr. Komis. Nauk. PAN Katow. 2014 nr 36/38, s. 81-83
p-ISSN: 0238-9991
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.


18/89
Nr opisu: 0000096127
Tytuł oryginału: On FPGA dedicated SFC synthesis and implementation according to IEC61131.
Autorzy: Adam Milik, Andrzej Pułka.
¬ródło: W: 2014 International Conference on Signals and Electronic Systems (ICSES), Poznań, Poland, 11-13 September 2014. Faculty of Electronics and Telecommunications. Poznan University of Technology. Poland. Piscataway : IEEE, 2014, s. 1-4, bibliogr. 18 poz.
ISBN: 978-1-4799-7009-4
Liczba arkuszy wydawniczych: 0,2
Bazy indeksuj±ce publikację: Web of Science; Scopus
DOI:
Słowa kluczowe polskie: FPGA ; synteza wysokiego poziomu ; IL ; LD ; sterownik programowalny ; system rekonfiguracji ; SFC
Słowa kluczowe angielskie: FPGA ; high level synthesis ; IL ; LD ; programmable logic controller ; reconfigurable system ; SFC
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


19/89
Nr opisu: 0000096130
Tytuł oryginału: On ladder diagrams compilation and synthesis to FPGA implemented reconfigurable logic controller
Autorzy: Adam Milik.
¬ródło: -Adv. Electr. Electron. Eng. 2014 vol. 12 nr 5, s. 443-451, bibliogr. 19 poz.
Punktacja MNiSW: 5.000
Liczba arkuszy wydawniczych: 0,5
p-ISSN: 1336-1376
e-ISSN: 1804-3119
DOI:
Słowa kluczowe polskie: DFG ; FPGA ; synteza wysokiego poziomu ; IEC61131-3 ; LD ; synteza logiczna ; PLC ; układ rekonfigurowalny
Słowa kluczowe angielskie: DFG ; FPGA ; high level synthesis ; IEC61131-3 ; LD ; logic synthesis ; PLC ; reconfigurable hardware
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Informacje o dostępie open-access: open-access-licence: OTHER
Dostęp on-line:


20/89
Nr opisu: 0000096125
Tytuł oryginału: On translation of LD, IL and SFC given according to IEC-61131 for hardware synthesis of reconfigurable logic controller.
Autorzy: Adam Milik, Edward Hrynkiewicz.
¬ródło: W: Proceedings of the 19th IFAC World Congress, Cape Town, South Africa, August 24-29, 2014 [online]. Ed. Edward Boje, Xiaohua Xia. Oxford : Elsevier, 2014, (plik pdf) s. 4477-4483, bibliogr. 23 poz.
ISBN: 978-3-902823-62-5
Seria: (IFAC Proceedings Volumes ; vol. 47, iss. 3 1474-6670)
Uwagi: Dostępny w Internecie: http://www.sciencedirect.com/science/article/pii/S1474667016423049 [dostęp 12 paĽdziernika 2016]
Liczba arkuszy wydawniczych: 0,32
Bazy indeksuj±ce publikację: Scopus; Web of Science
DOI:
Słowa kluczowe polskie: koprojektowanie sprzętowo-programowe ; sterownik inteligentny
Słowa kluczowe angielskie: hardware/software co-design ; intelligent controller
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


21/89
Nr opisu: 0000095523
Tytuł oryginału: Synteza i implementacja układu sterowania w strukturze FPGA opisanego językiem SFC zgodnego z IEC61131
Tytuł w wersji angielskiej: Synthesis and implementation of controller in FPGA described with SFC according to IEC61131
Autorzy: Adam Milik, Andrzej Pułka.
¬ródło: -Elektronika 2014 R. 55 nr 12, s. 17-20, bibliogr. 10 poz.
Punktacja MNiSW: 8.000
p-ISSN: 0033-2089
DOI:
Słowa kluczowe polskie: układ sterowania ; FPGA ; SFC ; IEC 61131
Słowa kluczowe angielskie: control system ; FPGA ; SFC ; IEC 61131
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.2411
Dostęp on-line:


22/89
Nr opisu: 0000087667
Tytuł oryginału: Metoda reprezentacji po¶redniej programu PLC opisanego za pomoc± języków LD i SFC na potrzeby syntezy sprzętowej
Tytuł w wersji angielskiej: A common intermediate representation of LD and SFC programs for hardware synthesis purposes
Autorzy: Adam Milik.
¬ródło: -Pomiary Autom. Kontr. 2013 vol. 59 nr 8, s. 799-802, bibliogr. 13 poz.
Punktacja MNiSW: 11.000
p-ISSN: 0032-4140
Słowa kluczowe polskie: sterownik programowalny ; LD ; SFC ; synteza logiczna wysokiego poziomu ; DFG ; graf przepływu danych ; FPGA ; układ rekonfigurowalny ; schemat drabinkowy
Słowa kluczowe angielskie: programmable controller ; LD ; SFC ; high level logic synthesis ; DFG ; data flow graph ; FPGA ; reconfigurable hardware ; ladder diagram
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.661
Informacje o dostępie open-access: open-access-licence: OTHER
Dostęp on-line:


23/89
Nr opisu: 0000090191
Tytuł oryginału: On hardware synthesis of reconfigurable logic controllers from ladder diagrams according to IEC61131-3.
Autorzy: Adam Milik.
¬ródło: W: 12th IFAC Workshop on Programmable Devices and Embedded Systems. PDeS 2013, Velke Karlovice, Czech Republic, 25-27 September 2013 [online]. Ed. Z. Slanina. Oxford : Elsevier, 2013, (plik pdf) s. 256-261, bibliogr. 19 poz.
ISBN: 978-3-902823-53-3
Seria: (IFAC Proceedings Volumes ; vol. 12, pt. 1 1474-6670)
Liczba arkuszy wydawniczych: 0,3
DOI:
Słowa kluczowe polskie: programowalny sterownik przemysłowy ; komputer przemysłowy PC ; sterownik przemysłowy PLC ; programowalne układy logiczne ; wysokiej klasy elementy konstrukcji ; system wbudowany ; mikroprocesor ; mikrokontroler
Słowa kluczowe angielskie: industrial programmable controller ; industrial PCs ; industrial PLCs ; field programmable logic ; high end design means ; embedded system ; microprocessor ; microcontroller
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.


24/89
Nr opisu: 0000082081
Tytuł oryginału: Dynamic rescheduling of tasks in time predictable embedded systems.
Tytuł w wersji polskiej: Dynamiczne harmonogramowanie zadań w czasowo-przewidywalnych systemach wbudowanych
Autorzy: Andrzej Pułka, Adam Milik.
¬ródło: W: Proceedings of 11th IFAC/IEEE International Conference on Programmable Devices and Embedded Systems. PDeS'2012, Brno, May 23th-25th, 2012. [Brno] : [Brno University of Technology. Faculty of Electrical Engineering and Communication], 2012, s. 280-285, bibliogr. 13 poz.
Organizator: Department of Control and Instrumentation. Faculty of Electrical Engineering and Communication. Brno University of Technology. Czech Republic [et al.]
DOI:
Słowa kluczowe polskie: system czasu rzeczywistego ; system wbudowany ; system wieloprocesorowy ; równoległo¶ć ; współbieżno¶ć ; wielotorowo¶ć ; wielozadaniowo¶ć
Słowa kluczowe angielskie: real time system ; embedded system ; multiprocessing system ; parallelism ; concurrency ; multithreading ; multitasking
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.


25/89
Nr opisu: 0000081553
Tytuł oryginału: Hardware implementation of fuzzy default logic.
Tytuł w wersji polskiej: Implementacja sprzętowa rozmytej logiki domniemań
Autorzy: Andrzej Pułka, Adam Milik.
¬ródło: W: Human-computer systems interaction. Backgrounds and applications 2. Pt. 2. Eds: Z. S. Hippe, J. L. Kulikowski, T. Mroczek. Berlin : Springer, 2012, s. 325-343, bibliogr. 11 poz.
Seria: (Advances in Intelligent and Soft Computing ; vol. 99 1867-5662)
DOI:
Typ publikacji: U
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.


26/89
Nr opisu: 0000071089
Tytuł oryginału: Measurement aspects of genome pattern investigations Hardware implementation
Autorzy: Andrzej Pułka, Adam Milik.
¬ródło: -Metrol. Meas. Syst. 2012 vol. 19 nr 1, s. 49-62, bibliogr. 22 poz.
Impact Factor: 0.982
Punktacja MNiSW: 20.000
p-ISSN: 0860-8229
Słowa kluczowe polskie: rozpoznawanie wzorców ; programowanie dynamiczne ; przetwarzanie potokowe ; DNA ; macierz systoliczna
Słowa kluczowe angielskie: pattern recognition ; dynamic programming ; pipeline processing ; DNA ; systolic array
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.4407
Dostęp on-line:


27/89
Nr opisu: 0000083729
Tytuł oryginału: On mapping of DSP48 units for arithmetic operation in reconfigurable logic controllers.
Tytuł w wersji polskiej: Odwzorowanie operacji arytmetycznych w układach DSP48 dla rekonfigurowalnych sterowników logicznych
Autorzy: Adam Milik.
¬ródło: W: 11th IFAC/IEEE International Conference on Programmable Devices and Embedded Systems (2012, jointly with the IEEE), Brno, May 23th-25th, 2012 [online]. Eds: Z. Bradac, F. Bradac, F. Zezulka. Amsterdam : Elsevier, 2012, s. 249-254, bibliogr. 18 poz.
Seria: (IFAC-PapersOnLine ; vol. 11, pt 1 1474-6670)
Uwagi: Dostępny w Internecie: http://www.ifac-papersonline.net/Detailed/57297.html [dostęp 10 czerwca 2013]
DOI:
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.


28/89
Nr opisu: 0000073910
Tytuł oryginału: Synteza diagramu LD z operacjami arytmetycznymi przeznaczona dla układów FPGA
Tytuł w wersji angielskiej: LD synthesis with arithmetic operations for FPGA
Autorzy: Adam Milik.
¬ródło: -Pomiary Autom. Kontr. 2012 vol. 58 nr 7, s. 617-619, bibliogr. 9 poz.
Punktacja MNiSW: 7.000
p-ISSN: 0032-4140
Słowa kluczowe polskie: sterownik programowalny ; schemat drabinkowy ; LD ; FPGA ; synteza logiczna wysokiego poziomu ; arytmetyka ; układ rekonfigurowalny
Słowa kluczowe angielskie: PLC ; ladder diagram ; LD ; FPGA ; high level logic synthesis ; arithmetic ; reconfigurable hardware
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.661
Informacje o dostępie open-access: open-access-licence: OTHER
Dostęp on-line:


29/89
Nr opisu: 0000071068
Tytuł oryginału: Synthesis and implementation of reconfigurable PLC on FPGA platform
Autorzy: Adam Milik, Edward Hrynkiewicz.
¬ródło: -Int. J. Electron. Telecommun. 2012 vol. 58 no. 1, s. 85-94, bibliogr. 30 poz.
Impact Factor: 0.850
Punktacja MNiSW: 8.000
p-ISSN: 0867-6747
DOI:
Słowa kluczowe polskie: PLC ; FPGA ; synteza logiczna wysokiego poziomu ; układ rekonfigurowalny ; układ arytmetyczny
Słowa kluczowe angielskie: PLC ; Field Programmable Gate Array ; high level logic synthesis ; reconfigurable hardware ; arithmetic circuit
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l.
Dostęp on-line:


30/89
Nr opisu: 0000071659
Tytuł oryginału: An efficient hardware implementation of Smith-Waterman algorithm based on the incremental approach
Autorzy: Andrzej Pułka, Adam Milik.
¬ródło: -Int. J. Electron. Telecommun. 2011 vol. 57 no. 4, s. 489-496, bibliogr. 23 poz.
Punktacja MNiSW: 8.000
p-ISSN: 0867-6747
DOI:
Słowa kluczowe polskie: mikromacierz DNA ; dopasowanie wzorca ; przetwarzanie potokowe ; synteza układów FPGA ; równoległo¶ć ; współbieżno¶ć ; system rekonfigurowalny ; programowanie dynamiczne ; macierz systoliczna
Słowa kluczowe angielskie: DNA-tile ; pattern matching ; pipelining ; FPGA synthesis ; parallelism ; concurrency ; reconfigurable system ; dynamic programming ; systolic array
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.168
Dostęp on-line:


31/89
Nr opisu: 0000076369
Tytuł oryginału: Automatic implementation of arithmetic operation in reconfigurable logic controllers.
Autorzy: Adam Milik, Andrzej Pułka.
¬ródło: W: 20th European Conference on Circuit Theory and Design. ECCTD 2011, Linkoping, Sweden, August 29-31, 2011. Piscataway : Institute of Electrical and Electronics Engineers, 2011, s. 721-724, bibliogr. 12 poz.
DOI:
Słowa kluczowe polskie: PLC ; FPGA ; synteza logiczna ; układ arytmetyczny ; układ rekonfigurowalny ; synteza wysokiego poziomu
Słowa kluczowe angielskie: PLC ; Field Programmable Gate Array ; logic synthesis ; arithmetic circuit ; reconfigurable hardware ; high level synthesis
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


32/89
Nr opisu: 0000072422
Tytuł oryginału: Central processing units for PLC implementation in Virtex-4 FPGA.
Autorzy: Mirosław Chmiel, Jan* Mocha, Edward Hrynkiewicz, Adam Milik.
¬ródło: W: 18th IFAC World Congress 2011, Milan, Italy, 28 August - 2 September 2011. Vol. 9. Red Hook : Curran, 2011, s. 6902-6907, bibliogr.
Słowa kluczowe polskie: programowalny sterownik logiczny ; PLC ; jednostka centralna ; długo¶ć cyklu produkcyjnego ; programowanie współbieżne ; układ FPGA ; FPGA
Słowa kluczowe angielskie: programmable logic controller ; PLC ; central processing unit ; throughput time ; concurrent programming ; Field Programmable Gate Array ; FPGA
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


33/89
Nr opisu: 0000081579
Tytuł oryginału: Considerations on incremental approach to hardware implementation of Smith-Waterman algorithm.
Autorzy: Andrzej Pułka, Adam Milik.
¬ródło: W: Mixed design of integrated circuits and systems. MIXDES 2011. Proceedings of the 18th international conference, Gliwice, Poland, 16-18 June 2011. [Dokument elektroniczy]. [Ed. by A. Napieralski]. Wrocław : Department of Microelectronics and Computer Science. Technical University of ŁódĽ, 2011, dysk optyczny (CD-ROM) s. 283-288, bibliogr. 8 poz.
Organizator: Department of Microelectronics and Computer Science. Technical University of ŁódĽ [et al.]
Słowa kluczowe polskie: mikromacierz DNA ; programowanie dynamiczne ; synteza układów FPGA ; równoległo¶ć ; współbieżno¶ć ; montaż ruroci±gów ; rekonfiguracja systemu
Słowa kluczowe angielskie: DNA-tile ; dynamic programming ; FPGA synthesis ; parallelism ; concurrency ; pipelining ; reconfigurable system
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


34/89
Nr opisu: 0000063705
Tytuł oryginału: Efektywna implementacja algorytmu wyszukiwania wzorców genetycznych
Autorzy: Adam Milik, Andrzej Pułka.
¬ródło: -Pomiary Autom. Kontr. 2011 vol. 57 nr 1, s. 15-18, bibliogr. 8 poz.
Punktacja MNiSW: 7.000
p-ISSN: 0032-4140
Słowa kluczowe polskie: programowanie dynamiczne ; metody numeryczne ; identyfikacja wzorców ; rozpoznawanie wzorców ; przetwarzanie równoległe ; przetwarzanie potokowe ; wzorzec genetyczny
Słowa kluczowe angielskie: dynamic programming ; numerical methods ; pattern identification ; pattern recognition ; parallel processing ; pipeline processing ; genome pattern
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.661
Informacje o dostępie open-access: open-access-licence: OTHER
Dostęp on-line:


35/89
Nr opisu: 0000068348
Tytuł oryginału: Implementacja wyrażeń arytmetycznych w rekonfigurowalnych sterownikach logicznych
Tytuł w wersji angielskiej: On arithmetic operation implementation in a reconfigurable logic controller
Autorzy: Adam Milik, Andrzej Pułka.
¬ródło: -Pomiary Autom. Kontr. 2011 vol. 57 nr 8, s. 842-844, bibliogr. 10 poz.
Punktacja MNiSW: 7.000
p-ISSN: 0032-4140
Słowa kluczowe polskie: FPGA ; arytmetyka ; układ rekonfigurowalny ; PLC ; sterownik programowalny ; synteza logiczna wysokiego poziomu
Słowa kluczowe angielskie: Field Programmable Gate Array ; arithmetic ; reconfigurable hardware ; PLC ; programmable logic controller ; high level logic synthesis
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.661
Informacje o dostępie open-access: open-access-licence: OTHER
Dostęp on-line:


36/89
Nr opisu: 0000081595
Tytuł oryginału: SystemC hardware-software design and simulation platform based on AMBA bus.
Autorzy: Andrzej Pułka, Ł. Golly, Adam Milik.
¬ródło: W: Mixed design of integrated circuits and systems. MIXDES 2011. Proceedings of the 18th international conference, Gliwice, Poland, 16-18 June 2011. [Dokument elektroniczy]. [Ed. by A. Napieralski]. Wrocław : Department of Microelectronics and Computer Science. Technical University of ŁódĽ, 2011, dysk optyczny (CD-ROM) s. 644-649, bibliogr. 12 poz.
Organizator: Department of Microelectronics and Computer Science. Technical University of ŁódĽ [et al.]
Słowa kluczowe polskie: badanie przestrzeni projektowej ; elektroniczny system wbudowany ; koprojektowanie sprzętowo-programowe ; symulacja ; modelowanie ; projektowanie na poziomie systemowym
Słowa kluczowe angielskie: design space exploration ; electronic embedded system ; hardware-software codesign ; simulation ; modelling ; system-level design
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


37/89
Nr opisu: 0000059497
Tytuł oryginału: Analiza efektywno¶ci i kosztów sprzętowej realizacji filtrów cyfrowych o zadanej liniowej charakterystyce fazowej
Autorzy: Adam Milik, Andrzej Pułka, Jacek Konopacki.
¬ródło: -Elektronika 2010 R. 51 nr 9, s. 40-44, bibliogr. 9 poz.
p-ISSN: 0033-2089
Słowa kluczowe polskie: filtr cyfrowy ; projektowanie układów cyfrowych ; układ FPGA
Słowa kluczowe angielskie: digital filter ; digital circuit design ; FPGA system
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.2411
Dostęp on-line:


38/89
Nr opisu: 0000082641
Tytuł oryginału: Analiza efektywno¶ci i kosztów sprzętowej realizacji filtrów cyfrowych o zadanej liniowej charakterystyce fazowej.
Autorzy: Adam Milik, Andrzej Pułka, Jacek Konopacki.
¬ródło: W: Dziewi±ta Krajowa Konferencja Elektroniki, [Darłówko Wschodnie, 30.05-02.06.2010]. Materiały konferencji. [Gdańsk] : [Polskie Towarzystwo Elektrotechniki Teoretycznej i Stosowanej. Oddział Gdańsk], 2010, s. 62
Organizator: Polskie Towarzystwo Elektrotechniki Teoretycznej i Stosowanej. Oddział Gdańsk, Wydział Elektroniki i Informatyki Politechniki Koszalińskiej
Uwagi: Pełny tekst na CD-ROM
Słowa kluczowe polskie: projektowanie filtrów cyfrowych ; projektowanie układów cyfrowych ; układ FPGA ; modelowanie ; symulacja ; współbieżno¶ć
Słowa kluczowe angielskie: digital filters design ; digital circuit design ; FPGA system ; modelling ; simulation ; concurrency
Typ publikacji: RK
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.


39/89
Nr opisu: 0000063514
Tytuł oryginału: Dynamic reconfiguration of threads in real-time system working on precision time regime.
Autorzy: Andrzej Pułka, Adam Milik.
¬ródło: W: International Conference on Signals and Electronic Systems. ICSES'10, Gliwice, Poland, September 7-10, 2010. Conference proceedings. Ed. Andrzej Pułka, Tomasz Golonek. Gliwice : [Politechnika ¦l±ska. Wydział Automatyki, Elektroniki i Informatyki], 2010, s. 339-342, bibliogr. 10 poz.
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


40/89
Nr opisu: 0000062776
Tytuł oryginału: Dynamiczna rekonfiguracja w±tków w systemach czasu rzeczywistego pracuj±cego w warunkach pełnej powtarzalno¶ci czasowej
Autorzy: Andrzej Pułka, Adam Milik.
¬ródło: -Elektronika 2010 R. 51 nr 12, s. 40-43, bibliogr. 10 poz.
p-ISSN: 0033-2089
Słowa kluczowe polskie: system czasu rzeczywistego ; powtarzalno¶ć losowa ; system wielozadaniowy
Słowa kluczowe angielskie: real time system ; timing repeatability ; multitasking system
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.2411
Dostęp on-line:


41/89
Nr opisu: 0000063218
Tytuł oryginału: Hardware model of commonsense reasoning based on fuzzy default logic.
Autorzy: Andrzej Pułka, Adam Milik.
¬ródło: W: 3rd International Conference on Human System Interaction. HSI 2010, Rzeszów, Poland, May 13-15, 2010. Conference proceedings. Piscataway : Institute of Electrical and Electronics Engineers, 2010, s. 34-41, bibliogr. 10 poz.
Słowa kluczowe polskie: wnioskowanie potoczne ; programowalny układ logiczny ; logika niemonotoniczna
Słowa kluczowe angielskie: common-sense reasoning ; programmable logic device ; non-monotonic logic
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


42/89
Nr opisu: 0000063374
Tytuł oryginału: Hardware oriented optimization of Smith-Waterman algorithm.
Autorzy: Adam Milik, Andrzej Pułka.
¬ródło: W: International Conference on Signals and Electronic Systems. ICSES'10, Gliwice, Poland, September 7-10, 2010. Conference proceedings. Ed. Andrzej Pułka, Tomasz Golonek. Gliwice : [Politechnika ¦l±ska. Wydział Automatyki, Elektroniki i Informatyki], 2010, s. 319-322, bibliogr. 9 poz.
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


43/89
Nr opisu: 0000063719
Tytuł oryginału: Logic synthesis based on decomposition for CPLDs
Autorzy: Dariusz Kania, Adam Milik.
¬ródło: -Microprocess. Microsyst. 2010 vol. 34 iss. 1, s. 25-38, bibliogr. 34 poz.
Impact Factor: 0.545
p-ISSN: 0141-9331
e-ISSN: 1872-9436
Słowa kluczowe polskie: synteza logiczna ; dekompozycja ; PLD ; programowalna matryca logiczna ; CPLD
Słowa kluczowe angielskie: logic synthesis ; decomposition ; PLD ; Programmable Array Logic ; CPLD
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


44/89
Nr opisu: 0000068982
Tytuł oryginału: On efficient implementation of search algorithm for genome patterns.
Autorzy: Adam Milik, Andrzej Pułka.
¬ródło: W: Proceedings of IFAC Workshop on Programmable Devices and Embedded Systems. PDeS 2010, Pszczyna, Poland, 6-8 October 2010. Gliwice : Institute of Electronics, 2010, s. 37-42
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.


45/89
Nr opisu: 0000050839
Tytuł oryginału: Dynamicznie rekonfigurowalny sterownik logiczny - łatwo programowalna architektura
Autorzy: Adam Milik.
¬ródło: -Pomiary Autom. Kontr. 2009 vol. 55 nr 8, s. 587-590, bibliogr. 7 poz.
p-ISSN: 0032-4140
Słowa kluczowe polskie: sterownik programowalny ; PLC ; dynamiczna rekonfiguracja ; FPGA ; synteza logiczna
Słowa kluczowe angielskie: programmable logic controller ; PLC ; dynamic reconfiguration ; FPGA ; logic synthesis
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.661
Informacje o dostępie open-access: open-access-licence: OTHER
Dostęp on-line:


46/89
Nr opisu: 0000051798
Tytuł oryginału: Fast operating PLC based on event-driven control program tasks execution
Autorzy: Mirosław Chmiel, Edward Hrynkiewicz, Adam Milik.
¬ródło: -Kwart. Elektron. Telekom. 2009 t. 55 z. 2, s. 269-286, bibliogr. 12 poz.
p-ISSN: 0867-6747
Słowa kluczowe polskie: programowalny sterownik logiczny ; jednostka centralna ; program kontroli ; pamięć obrazu procesu ; czas skanowania ; czas przepustowo¶ci
Słowa kluczowe angielskie: programmable logic controller ; central processing unit ; control program ; process image memory ; scan time ; throughput time
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.168


47/89
Nr opisu: 0000051799
Tytuł oryginału: Logic synthesis dedicated for CPLD circuits
Autorzy: Dariusz Kania, Adam Milik, Józef Kulisz, Adam Opara, Robert Czerwiński.
¬ródło: -Kwart. Elektron. Telekom. 2009 t. 55 z. 2, s. 287-315, bibliogr. 67 poz.
p-ISSN: 0867-6747
Słowa kluczowe polskie: synteza logiczna ; CPLD ; dekompozycja ; odwzorowanie technologiczne
Słowa kluczowe angielskie: logic synthesis ; CPLD ; decomposition ; technology mapping
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.168


48/89
Nr opisu: 0000059033
Tytuł oryginału: Multithread RISC architecture based on programmable interleaved pipelining.
Autorzy: Andrzej Pułka, Adam Milik.
¬ródło: W: 16th IEEE International Conference on Electronics, Circuits and Systems. ICECS 2009, Yasmine Hammamet, Tunisia, 13-16 December 2009. Piscataway : Institute of Electrical and Electronics Engineers, 2009, s. 647-650, bibliogr. 11 poz.
Słowa kluczowe polskie: mechanizm wielow±tkowo¶ci ; architektura równoległa
Słowa kluczowe angielskie: multithread processing ; parallel architecture
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


49/89
Nr opisu: 0000059069
Tytuł oryginału: Programmable Logic Controller based on reconfigurable logic.
Autorzy: Edward Hrynkiewicz, Adam Milik, Dariusz Polok.
¬ródło: W: 15th International Symposium for Design and Technology of Electronics Packages. SIITME 2009, Gyula, Hungary, 17-20 September 2009. Eds: Z. Illyefalvi-Vitez, O. Krammer, R. Batorfi. Piscataway : Institute of Electrical and Electronics Engineers, 2009, s. 227-231, bibliogr. 10 poz.
Organizator: Budapest University of Technology and Economics. Department of Electronics Technology, "Politehnica" University of Bucharest Technological Electronics and Interconnections Techniques Research Center (UPB-CETTI)
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


50/89
Nr opisu: 0000058966
Tytuł oryginału: The idea of time predictable architecture based on programmable interleaved pipelining.
Autorzy: Andrzej Pułka, Adam Milik.
¬ródło: W: Proceedings of the 2009 Conference on Design & Architectures for Signal and Image Processing. DASIP'09, Sophia Antipolis, France, September 22-24, 2009. Eds: M. Mattavelli [et al.]. [B.m.] : [b.w.], 2009, s. 172-179, bibliogr. 15 poz.
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


51/89
Nr opisu: 0000059051
Tytuł oryginału: The reconfigurable hardware accelerator for searching genome patterns.
Autorzy: Adam Milik, Andrzej Pułka.
¬ródło: W: Preprints of IFAC Workshop on Programmable Devices and Embedded Systems. PDES 2009, Roznov pod Radhostem, February 10th - 12th, 2009. Ostrava : [b.w.], 2009, s. 33-38, bibliogr. 8 poz.
Organizator: Department of Measurement and Control. Faculty of Electrical Engineering and Computer Science. VSB - Technical University of Ostrava. Czech Republic
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.


52/89
Nr opisu: 0000050843
Tytuł oryginału: Wielordzeniowa jednostka centralna sterownika logicznego z czasowo-deterministycznym oprogramowaniem
Autorzy: Adam Milik, Andrzej Pułka.
¬ródło: -Pomiary Autom. Kontr. 2009 vol. 55 nr 8, s. 681-683, bibliogr. 6 poz.
p-ISSN: 0032-4140
Słowa kluczowe polskie: sterownik programowalny ; PLC ; maszyna deterministyczna czasowo ; FPGA ; system wieloprocesorowy
Słowa kluczowe angielskie: programmable logic controller ; PLC ; precision timed CPU ; FPGA ; multiprocessor system
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.661
Informacje o dostępie open-access: open-access-licence: OTHER
Dostęp on-line:


53/89
Nr opisu: 0000049103
Tytuł oryginału: A new hardware algorithm for searching genome patterns.
Autorzy: Andrzej Pułka, Adam Milik.
¬ródło: W: International Conference on Signals and Electronic Systems. ICSES'08, Kraków, Poland, September 14-17, 2008. Proceedings. [Kraków] : [Department of Electronics. AGH University of Science and Technology], 2008, s. 181-184, bibliogr. 8 poz.
Organizator: Department of Electronics. AGH University of Science and Technology [et al.]
Słowa kluczowe polskie: programowanie dynamiczne ; biologia obliczeniowa ; wzorzec ; FPGA ; przetwarzanie równoległe
Słowa kluczowe angielskie: dynamic programming ; computational biology ; pattern ; FPGA ; parallel processing
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


54/89
Nr opisu: 0000047965
Tytuł oryginału: Complex mathematical models simulation on mixed HDL-simulink platform.
Autorzy: Adam Milik, Andrzej Pułka.
¬ródło: W: Conference on Human Systems Interactions. HSI 2008, Kraków, Poland, May 25-27, 2008. Piscataway : Institute of Electrical and Electronics Engineers, 2008, s. 380-385, bibliogr. 14 poz.
Słowa kluczowe polskie: system wbudowany ; współprojektowanie oprogramowania i sprzętu ; poziom systemu ; modelowanie ; symulacja
Słowa kluczowe angielskie: embedded system ; Hw/Sw co-design ; system level ; modelling ; simulation
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


55/89
Nr opisu: 0000042016
Tytuł oryginału: Dekompozycyjne metody syntezy przeznaczone do układów CPLD
Autorzy: Dariusz Kania, Adam Milik, Adam Opara.
¬ródło: -Elektronika 2008 R. 49 nr 10, s. 93-100, bibliogr. 19 poz.
p-ISSN: 0033-2089
Słowa kluczowe polskie: synteza logiczna ; CPLD ; dekompozycja
Słowa kluczowe angielskie: logic synthesis ; CPLD ; decomposition
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.2411
Dostęp on-line:


56/89
Nr opisu: 0000051418
Tytuł oryginału: Dynamicznie rekonfigurowalna współbieżna realizacja sterowania binarnego.
Autorzy: Edward Hrynkiewicz, Adam Milik, Jan* Mocha.
¬ródło: W: Siódma Krajowa Konferencja Elektroniki, [Darłówko Wschodnie, 02-04 czerwca 2008]. Materiały konferencji. T. 2. [Gdańsk] : [Polskie Towarzystwo Elektrotechniki Teoretycznej i Stosowanej. Oddział Gdańsk], 2008, s. 435-440, bibliogr. 8 poz.
Organizator: Polskie Towarzystwo Elektrotechniki Teoretycznej i Stosowanej. Oddział Gdańsk, Wydział Elektroniki i Informatyki Politechniki Koszalińskiej
Typ publikacji: RK
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.


57/89
Nr opisu: 0000043111
Tytuł oryginału: Dynamicznie rekonfigurowalna współbieżna realizacja sterowania binarnego
Autorzy: Edward Hrynkiewicz, Adam Milik, Jan* Mocha.
¬ródło: -Elektronika 2008 R. 49 nr 11, s. 187-190, bibliogr. 8 poz.
p-ISSN: 0033-2089
Słowa kluczowe polskie: sterownik programowalny ; PLC ; FPGA ; mikrosterownik ; dynamiczna rekonfiguracja
Słowa kluczowe angielskie: programmable logic controller ; PLC ; FPGA ; microcontroller ; dynamic reconfiguration
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.2411
Dostęp on-line:


58/89
Nr opisu: 0000039949
Tytuł oryginału: Modelowanie i weryfikacja złożonych układów cyfrowych z wykorzystaniem ¶rodowiska MATLAB i Simulink
Autorzy: Adam Milik.
¬ródło: -Pomiary Autom. Kontr. 2008 vol. 54 nr 8, s. 569-571, bibliogr. 8 poz.
p-ISSN: 0032-4140
Słowa kluczowe polskie: układ cyfrowy ; symulacja ; modelowanie ; Matlab ; Simulink
Słowa kluczowe angielskie: digital circuit ; simulation ; modelling ; Matlab ; Simulink
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.661
Informacje o dostępie open-access: open-access-licence: OTHER
Dostęp on-line:


59/89
Nr opisu: 0000039944
Tytuł oryginału: Samorekonfigurowalny system cyfrowy
Autorzy: Adam Milik, Jan* Mocha.
¬ródło: -Pomiary Autom. Kontr. 2008 vol. 54 nr 8, s. 483-485, bibliogr. 5 poz.
p-ISSN: 0032-4140
Słowa kluczowe polskie: PLD ; FPGA ; rekonfiguracja dynamiczna ; synteza logiczna ; dekompozycja
Słowa kluczowe angielskie: PLD ; FPGA ; dynamic reconfiguration ; logic synthesis ; decomposition
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.661
Informacje o dostępie open-access: open-access-licence: OTHER
Dostęp on-line:


60/89
Nr opisu: 0000049110
Tytuł oryginału: VEST - an intelligent tool for timing SoCs verification using UML timing diagrams.
Autorzy: Andrzej Pułka, Adam Milik.
¬ródło: W: Forum on Specification, Verification and Design Languages. FDL'08, Stuttgart, Germany, September 23-25, 2008. Picataway : Institute of Electrical and Electronics Engineers, 2008, s. 118-123, bibliogr. 21 poz.
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


61/89
Nr opisu: 0000083922
Tytuł oryginału: Common HDL-Matlab simulation environment.
Autorzy: Adam Milik, Andrzej Pułka.
¬ródło: W: Forum on Specification and Design Languages. FDL'07, Barcelona, Spain, September 18-20, 2007. [B.m.] : [b.w.], 2007, s. 68-73, bibliogr. 20 poz.
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.


62/89
Nr opisu: 0000029355
Tytuł oryginału: Sprzętowo wspomagana, selektywna realizacja programu w sterowniku logicznym
Tytuł w wersji angielskiej: Hardware supported selective control program execution in A PLC
Autorzy: Adam Milik.
¬ródło: -Pomiary Autom. Kontr. 2007 nr 7, s. 69-71, bibliogr. 7 poz.
p-ISSN: 0032-4140
Słowa kluczowe polskie: FPGA ; sterownik logiczny ; pamięć obrazu procesu ; LPC
Słowa kluczowe angielskie: FPGA ; logic controller ; process image memory ; LPC
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.661
Informacje o dostępie open-access: open-access-licence: OTHER
Dostęp on-line:


63/89
Nr opisu: 0000029359
Tytuł oryginału: Zastosowanie diagramów BDD w syntezie logicznej dla układów typu PAL
Tytuł w wersji angielskiej: Application of BDD in logic synthesis for PAL-based devices
Autorzy: Adam Milik, Dariusz Kania.
¬ródło: -Pomiary Autom. Kontr. 2007 nr 7, s. 118-120, bibliogr. 8 poz.
p-ISSN: 0032-4140
Słowa kluczowe polskie: BDD ; pal ; PLD ; synteza logiczna ; dekompozycja
Słowa kluczowe angielskie: BDD ; PAL ; PLD ; logic synthesis ; decomposition
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.661
Informacje o dostępie open-access: open-access-licence: OTHER
Dostęp on-line:


64/89
Nr opisu: 0000111905
Tytuł oryginału: Block party
Autorzy: Adam Milik, A. Zytka.
¬ródło: -Electron. Syst. Softw. 2006 vol. 4 iss. 4, s. 34-37
p-ISSN: 1479-8336
DOI:
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


65/89
Nr opisu: 0000032825
Tytuł oryginału: Compact PLC with event-driven program tasks execution.
Autorzy: Mirosław Chmiel, Edward Hrynkiewicz, Adam Milik.
¬ródło: W: Discrete-event system design. DESDes'06. A proceedings volume from the 3rd IFAC Workshop on Discrete-Event System Design, Rydzyna, Poland, 26-28 September 2006. Ed. by M. Adamski [et al.]. Zielona Góra : University of Zielona Góra, 2006, s. 99-104
Organizator: Institute of Computer Engineering and Electronics University of Zielona Góra
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.


66/89
Nr opisu: 0000017948
Tytuł oryginału: HDL simulation mathematical modelling integration.
Autorzy: Adam Milik, A. Zytka.
¬ródło: W: Proceedings of IFAC Workshop on Programmable Devices and Embedded Systems. PDeS 2006, Brno, February 14th - 16th, 2006. [Brno] : [Brno University of Technology], [2006], s. 144-149, bibliogr. 10 poz.
Organizator: Department of Control and Instrumentation. Faculty of Electrical Engineering and Commmunication. Brno University of Technology. Czech Republic [et al.]
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.


67/89
Nr opisu: 0000017947
Tytuł oryginału: High level synthesis - reconfigurable hardware are implementation of programmable logic controller.
Autorzy: Adam Milik.
¬ródło: W: Proceedings of IFAC Workshop on Programmable Devices and Embedded Systems. PDeS 2006, Brno, February 14th - 16th, 2006. [Brno] : [Brno University of Technology], [2006], s. 138-143, bibliogr. 13 poz.
Organizator: Department of Control and Instrumentation. Faculty of Electrical Engineering and Commmunication. Brno University of Technology. Czech Republic [et al.]
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.


68/89
Nr opisu: 0000019955
Tytuł oryginału: A novel method of two-stage decomposition dedicated for PAL-based CPLDs.
Autorzy: Dariusz Kania, Józef Kulisz, Adam Milik.
¬ródło: W: 8th Euromicro Conference on Digital System Design, Porto, Portugal, August 30-September 3, 2005. Proceedings. [Ed.: C. Wolinski]. Los Alamitos : IEEE Computer Society, 2005, s. 114-121, bibliogr. 12 poz.
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


69/89
Nr opisu: 0000019956
Tytuł oryginału: Decomposition of multi-output functions for CPLDs.
Autorzy: Dariusz Kania, Adam Milik, Józef Kulisz.
¬ródło: W: 8th Euromicro Conference on Digital System Design, Porto, Portugal, August 30-September 3, 2005. Proceedings. [Ed.: C. Wolinski]. Los Alamitos : IEEE Computer Society, 2005, s. 442-449, bibliogr. 23 poz.
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


70/89
Nr opisu: 0000015815
Tytuł oryginału: Kodowanie wzorców kolumn zorientowane na realizację w strukturach typu PAL.
Autorzy: Dariusz Kania, Adam Milik.
¬ródło: W: Czwarta Krajowa Konferencja Elektroniki, [Darłowo, 12-15 czerwca 2005 r.]. Materiały konferencji. T. 1. Koszalin : Wydaw. Uczelniane Politechniki Koszalińskiej, 2005, s. 177-182, bibliogr. 15 poz.
Organizator: Wydział Elektroniki i Informatyki Politechniki Koszalińskiej
Typ publikacji: RK
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.


71/89
Nr opisu: 0000016197
Tytuł oryginału: Kodowanie wzorców kolumn zorientowane na realizację w strukturach typu PAL
Autorzy: Dariusz Kania, Adam Milik, Józef Kulisz, Robert Czerwiński.
¬ródło: -Elektronika 2005 R. 46 nr 11, s. 41-44, bibliogr. 15 poz.
p-ISSN: 0033-2089
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.2411
Dostęp on-line:


72/89
Nr opisu: 0000021680
Tytuł oryginału: Modele dekompozycji przeznaczone dla struktur matrycowych.
Autorzy: Dariusz Kania, Józef Kulisz, Adam Milik, Robert Czerwiński.
¬ródło: W: Reprogramowalne układy cyfrowe. RUC'2005. Materiały VIII krajowej konferencji naukowej, Szczecin, 12-13 maja 2005. [Politechnika Szczecińska. Wydział Informatyki]. Szczecin : Pracownia Poligraficzna Wydziału Informatyki Politechniki Szczecińskiej, 2005, s. 77-84
Typ publikacji: RK
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.


73/89
Nr opisu: 0000126391
Tytuł oryginału: Remarks on improving of operation speed of the PLCs.
Autorzy: Mirosław Chmiel, Edward Hrynkiewicz, Adam Milik.
¬ródło: W: Proceedings of the 16th IFAC World Congress, Prague, Czech Republic, July 3-8, 2005. Oxford : Elsevier, 2005, s. 44-49, bibliogr. 13 poz.
ISBN: 978-0-08-045108-4
Seria: (IFAC Proceedings Volumes ; vol. 38, iss. 1 1474-6670)
Bazy indeksuj±ce publikację: Scopus
DOI:
Słowa kluczowe polskie: programowalny sterownik logiczny ; jednostka centralna ; jednostka bitowo-bajtowa ; program sterowania ; czas obiegu pętli ; wydajno¶ć ; rekonfigurowalny sterownik logiczny ; układ logiki programowalnej ; FPGA ; przetwarzanie równoległe
Słowa kluczowe angielskie: programmable logic controller ; central processing unit ; bit-byte structure of CPU ; control program ; scan time ; throughput time ; reconfigurable logic controller ; programmable logic device ; FPGA ; parallel processing
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


74/89
Nr opisu: 0000126389
Tytuł oryginału: Tools and technologies for designing control systems using programmable logic devices.
Autorzy: Adam Milik, M. Dykierek.
¬ródło: W: Proceedings of the 16th IFAC World Congress, Prague, Czech Republic, July 3-8, 2005. Oxford : Elsevier, 2005, s. 38-43, bibliogr. 16 poz.
ISBN: 978-0-08-045108-4
Seria: (IFAC Proceedings Volumes ; vol. 38, iss. 1 1474-6670)
Bazy indeksuj±ce publikację: Scopus
DOI:
Słowa kluczowe polskie: układ logiki programowalnej ; PLD ; bezpo¶rednio programowalna macierz bramek ; FPGA ; złożony programowalny układ elektroniczny ; CPLD ; VHDL ; Verilog
Słowa kluczowe angielskie: programmable logic device ; PLD ; Field Programmable Gate Array ; FPGA ; Complex Programmable Logic Device ; CPLD ; VHDL ; Verilog
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


75/89
Nr opisu: 0000010638
Tytuł oryginału: High speed arithmetic calculation unit for Xilinx type FPGAs.
Autorzy: Edward Hrynkiewicz, Adam Milik, Dariusz Polok.
¬ródło: W: Proceedings of IFAC Workshop on Programmable Devices and Systems. PDS 2004, Cracow, November 18th -19th, 2004. [Gliwice] : [Instytut Elektroniki. Wydział Automatyki, Elektroniki i Informatyki Politechniki ¦l±skiej], [2004], s. 181-185, bibliogr. 9 poz.
ISBN: 83-908409-8-7
Organizator: Institute of Electronics. Faculty of Automatic Control, Electronics and Computer Science. Silesian University of Technology. Gliwice [i in.]
Słowa kluczowe polskie: FPGA ; synteza wysokiego poziomu ; arytmometr
Słowa kluczowe angielskie: FPGA ; high level synthesis ; arithmetic unit ; reconfigurable logic
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. 111563


76/89
Nr opisu: 0000021219
Tytuł oryginału: Realizacja cyfrowego generatora przebiegów sinusoidalnych pracuj±cego w oparciu o modulację sigma-delta w strukturze FPGA Spartan II.
Autorzy: L. Tomaszewski, Edward Hrynkiewicz, Adam Milik.
¬ródło: W: XX Krajowe Sympozjum Telekomunikacji '2004, Bydgoszcz, 8-10 wrze¶nia 2004. T. A. Polska Akademia Nauk. Komitet Elektroniki i Telekomunikacji [i in.]. [Warszawa] : Instytut Telekomunikacji Politechniki Warszawskiej, [2004], s. 286-294, bibliogr. 13 poz.
Typ publikacji: RK
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.


77/89
Nr opisu: 0000013804
Tytuł oryginału: Remarks on programming of a bit processor used in bit-byte CPU of a PLC.
Autorzy: Mirosław Chmiel, Edward Hrynkiewicz, Adam Milik.
¬ródło: W: Proceedings of the International Workshop on Discrete-Event System Design. DESDes'04, Dychów, 15-17.09.2004. Ed. M. Adamski. Zielona Góra : University of Zielona Góra Press, 2004, s. 129-133
Organizator: Uniwersytet Zielonogórski
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.


78/89
Nr opisu: 0000021220
Tytuł oryginału: Stabilizacja drgań w układzie cyfrowego generatora przebiegów sinusoidalnych pracuj±cego w oparciu o modulację sigma-delta.
Autorzy: L. Tomaszewski, Edward Hrynkiewicz, Adam Milik.
¬ródło: W: XX Krajowe Sympozjum Telekomunikacji '2004, Bydgoszcz, 8-10 wrze¶nia 2004. T. A. Polska Akademia Nauk. Komitet Elektroniki i Telekomunikacji [i in.]. [Warszawa] : Instytut Telekomunikacji Politechniki Warszawskiej, [2004], s. 311-318, bibliogr. 5 poz.
Typ publikacji: RK
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.


79/89
Nr opisu: 0000006302
Tytuł oryginału: Accelerated co-simulation of hardware-software system based on configurable hardware accelerator and selective simulation.
Autorzy: Adam Milik, Edward Hrynkiewicz.
¬ródło: W: Programmable devices and systems 2003. (PDS 2003). A proceedings volume from the 6th IFAC Workshop, Ostrava, Czech Republik, 11-13 February 2003. Ed. by: V. Srovnal, K. Vlcek. Oxford : Pergamon Press, 2003, s. 31-36, bibliogr. 8 poz.
ISBN: 008 044130 0
Organizator: Department of Measurement and Control. Faculty of Electrical Engineering and Computer Science. VSB Technical University of Ostrava. Czech Republik
Słowa kluczowe polskie: FPGA ; CPU ; SoC ; system jednoukładowy ; symulacja ; symulacja współbieżna ; symulacja współbieżna sprzętu i oprogramowania ; HDL ; Verilog ; PLI
Słowa kluczowe angielskie: FPGA ; CPU ; SoC ; System on Chip ; simulation ; co-simulation ; hardware and software co-simulation ; HDL ; Verilog ; PLI
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. B. zak. Au3 9644


80/89
Nr opisu: 0000098288
Tytuł oryginału: Accelerated co-simulation of hardware-software system based on configurable hardware accelerator and selective simulation.
Autorzy: Adam Milik, Edward Hrynkiewicz.
¬ródło: W: IFAC Workshop on Programmable Devices and Systems. PDS 2003, Ostrava, Czech Republik, February 11th-13th, 2003. Preprints. Ostrava : VSB - Technicka univerzita Ostrava, 2003, s. 17-22, bibliogr. 8 poz.
Organizator: Department of Measurement and Control. Faculty of Electrical Engineering and Computer Science. VSB - Technical University of Ostrava. Czech Republic, Institute of Electronics. Silesian Technical University. Gliwice. Poland
Słowa kluczowe polskie: FPGA ; CPU ; SoC ; System on Chip ; symulacja ; symulacja współbieżna ; symulacja współbieżna sprzętu i oprogramowania ; HDL ; Verilog ; PLI
Słowa kluczowe angielskie: FPGA ; CPU ; SoC ; System on Chip ; simulation ; co-simulation ; hardware and software co-simulation ; HDL ; Verilog ; PLI
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.


81/89
Nr opisu: 0000008808
Tytuł oryginału: Rekonfigurowalny programem sterowania sterownik przemysłowy. Dynamiczna rekonfiguracja algorytmu sterowania w układzie.
Autorzy: Edward Hrynkiewicz, Adam Milik.
¬ródło: W: Reprogramowalne układy cyfrowe. RUC'2003. Materiały VI krajowej konferencji naukowej, Szczecin, 8-9 maja 2003. [Szczecin] : [Instytut Informatyki. Politechnika Szczecińska], 2003, s. 215-220, bibliogr. 9 poz.
Typ publikacji: RK
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.


82/89
Nr opisu: 0000013169
Tytuł oryginału: Rekonfigurowalny sterownik logiczny. Rozprawa doktorska.
Autorzy: Adam Milik.
Miejsce i rok obrony: Gliwice, 2003
Opis fizyczny: , 147 s., bibliogr. 104 poz.
Uczelnia i wydział: Politechnika ¦l±ska. Wydział Automatyki, Elektroniki i Informatyki.
Promotor: dr hab. inż. Edward** Hrynkiewicz
Słowa kluczowe polskie: sterownik programowalny ; układ FPGA ; program sterowania ; rekonfigurowalny sterownik logiczny ; sterownik logiczny ; sterownik PLC
Słowa kluczowe angielskie: programmable controller ; FPGA system ; control program ; reconfigurable logic controller ; logic controller ; PLC controller
Typ publikacji: D
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. Cz.Ab. R-3735
Dostęp BCP¦:


83/89
Nr opisu: 0000006299
Tytuł oryginału: Software industrial controller - "soft PLC".
Autorzy: Mirosław Chmiel, Edward Hrynkiewicz, Adam Milik, K. Zak.
¬ródło: W: Programmable devices and systems 2003. (PDS 2003). A proceedings volume from the 6th IFAC Workshop, Ostrava, Czech Republik, 11-13 February 2003. Ed. by: V. Srovnal, K. Vlcek. Oxford : Pergamon Press, 2003, s. 7-12, bibliogr. 4 poz.
ISBN: 008 044130 0
Organizator: Department of Measurement and Control. Faculty of Electrical Engineering and Computer Science. VSB Technical University of Ostrava. Czech Republik
Słowa kluczowe polskie: PLC ; grupa rozproszona I/O ; oprogramowanie PLC ; LAD
Słowa kluczowe angielskie: PLC ; distributed I/O group ; software PLC ; LAD
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. B. zak. Au3 9644


84/89
Nr opisu: 0000098292
Tytuł oryginału: Software industrial controller - "SOFT PLC".
Autorzy: Mirosław Chmiel, Edward Hrynkiewicz, Adam Milik, K. Zak.
¬ródło: W: IFAC Workshop on Programmable Devices and Systems. PDS 2003, Ostrava, Czech Republik, February 11th-13th, 2003. Preprints. Ostrava : VSB - Technicka univerzita Ostrava, 2003, s. 27-32, bibliogr. 4 poz.
Organizator: Department of Measurement and Control. Faculty of Electrical Engineering and Computer Science. VSB - Technical University of Ostrava. Czech Republic, Institute of Electronics. Silesian Technical University. Gliwice. Poland
Słowa kluczowe polskie: PLC ; grupa rozproszona I/O ; oprogramowanie PLC ; LAD
Słowa kluczowe angielskie: PLC ; distributed I/O group ; software PLC ; LAD
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.


85/89
Nr opisu: 0000002505
Tytuł oryginału: Rekonfigurowalny programem sterowania sterownik przemysłowy.
Autorzy: Edward Hrynkiewicz, Adam Milik.
¬ródło: W: Pierwsza Krajowa Konferencja Elektroniki. KKE'2002, Kołobrzeg - DĽwirzyno, 10-12.06.2002. Materiały konferencji. T. 1. Koszalin : Wydział Elektroniki Politechniki Koszalińskiej, 2002, s. 427-432, bibliogr. 8 poz.
Organizator: Wydział Elektroniki Politechniki Koszalińskiej, Polskie Towarzystwo Elektroniki Teoretycznej i Stosowanej
Typ publikacji: RK
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.


86/89
Nr opisu: 0000000840
Tytuł oryginału: A new compact programmable logic controller with integrated programming equipment.
Autorzy: Mirosław Chmiel, Edward Hrynkiewicz, Adam Milik.
¬ródło: W: IFAC Workshop on Programmable Devices and Systems. PDS 2001, Gliwice, November 22nd - 23rd, 2001. Preprints. [B.m.] : [b.w.], [2001], s. 107-112, bibliogr. 7 poz.
Organizator: Institute of Electronics. Silesian University of Technology. Gliwice, Poland [i in.]
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. Cz.01 107809


87/89
Nr opisu: 0000000845
Tytuł oryginału: Reconfigurable logic controller architecture, programming, implementation.
Autorzy: Adam Milik, Edward Hrynkiewicz.
¬ródło: W: IFAC Workshop on Programmable Devices and Systems. PDS 2001, Gliwice, November 22nd - 23rd, 2001. Preprints. [B.m.] : [b.w.], [2001], s. 171-176, bibliogr. 11 poz.
Organizator: Institute of Electronics. Silesian University of Technology. Gliwice, Poland [i in.]
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. Cz.01 107809


88/89
Nr opisu: 0000003098
Tytuł oryginału: Reconfigurable logic controller.
Autorzy: Edward Hrynkiewicz, Adam Milik.
¬ródło: W: Proceedings of the International Conference on Signals and Electronic Systems. ICSES '2000, Ustroń, Poland, 17-20 October 2000. [Gliwice] : [Institute of Electronics Silesian University of Technology], [2000], s. 471-476, bibliogr. 12 poz.
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. Cz.01 106346


89/89
Nr opisu: 0000025927
Tytuł oryginału: Universal development unit for Xilinx's FPGA devices.
Autorzy: Adam Milik.
¬ródło: W: Programmable devices and systems. PDS'98. International conference, Gliwice, Poland, 24-25.02.1998. Conference proceedings. Gliwice : [b.w.], 1998, s. 227-231, bibliogr. 3 poz.
Organizator: Institute of Electronics. Silesian Technical University. Gliwice, Department of Measurement and Control. Technical University Ostrava, Polish Section IEEE
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. MgCzO 104059


stosuj±c format:
Nowe wyszukiwanie