Wynik wyszukiwania
Zapytanie: J CIRCUITS SYST COMPUT
Liczba odnalezionych rekordów: 6



Przejście do opcji zmiany formatu | Wyświetlenie wyników w wersji do druku | Pobranie pliku do edytora | Przesłanie wyników do modułu analizy | excel | Nowe wyszukiwanie
1/6
Nr opisu: 0000119893
Low power synthesis of finite state machines - state assignment decomposition algorithm.
[Aut.]: K. Kajstura, Dariusz Kania.
-J. Circuits, Syst. Comput. 2018 vol. 23 no. 3, art. 1850041 s. 1-14. Impact Factor 0.595. Punktacja MNiSW 15.000

niski układ zasilania ; kodowanie stanów ; układ sekwencyjny

low power design ; state assignment ; sequential circuit

2/6
Nr opisu: 0000121224
Multiple-Core PLC CPU implementation and programming.
[Aut.]: Adam Milik.
-J. Circuits, Syst. Comput. 2018 vol. 27 no. 10, art. 1850162 s. 1-7. Impact Factor 0.595. Punktacja MNiSW 15.000

PLC ; LD ; IL ; SFC ; FPGA ; kompilator ; optymalizacja programu sterującego ; programowanie ; wykres przepływu danych ; obliczenia równoległe ; procesor wielordzeniowy

PLC ; LD ; IL ; SFC ; FPGA ; compiler ; control program optimization ; programming ; data flow graph ; parallel computation ; multiple-core CPU

3/6
Nr opisu: 0000112218
Nonlinearity measurement of a voltage ramp using a digital technique.
[Aut.]: Adam Milik, Edward** Hrynkiewicz.
-J. Circuits, Syst. Comput. 2017 vol. 26 no. 5, art. 1750081 s. 1-15, bibliogr. 19 poz.. Impact Factor 0.595. Punktacja MNiSW 15.000

rampa napięciowa ; pomiar nieliniowości ; błąd nieliniowości

voltage ramp ; nonlinearity measurement ; nonlinearity error

4/6
Nr opisu: 0000104734   
Soft core processor generated based on the machine code of the application.
[Aut.]: Adam Ziębiński, Stanisław* Świerc.
-J. Circuits, Syst. Comput. 2016 vol. 25 iss. 4, s. 1-14. Impact Factor 0.481. Punktacja MNiSW 15.000

FPGA ; język opisu sprzętu

FPGA ; hardware description language ; soft core processor generator ; application-specific instruction processor

5/6
Nr opisu: 0000098420   
Logic decomposition for PAL-based CPLDs.
[Aut.]: Dariusz Kania.
-J. Circuits, Syst. Comput. 2015 vol. 24 iss. 3, art. nr 1550042 s. 1-27, bibliogr. 25 poz.. Impact Factor 0.308. Punktacja MNiSW 15.000

synteza logiczna ; dekompozycja ; odwzorowanie technologiczne ; dopasowanie ; struktura matrycowa typu PAL

logic synthesis ; decomposition ; technology mapping ; fitting ; PAL-based CPLD

6/6
Nr opisu: 0000094260   
FPGA based OPC UA embedded industrial data server implementation.
[Aut.]: Rafał Cupek, Adam Ziębiński, M. Franek.
-J. Circuits, Syst. Comput. 2013 vol. 22 iss. 8, s. 1-18, bibliogr. 27 poz.. Impact Factor 0.330. Punktacja MNiSW 15.000

rozproszony system sterowania ; fieldbus ; FPGA ; MES ; serwer OPC ; OPC UA ; SCADA ; SOA

distributed control system ; fieldbus ; FPGA ; FEM ; OPC server ; OPC UA ; SCADA ; SOA

stosując format:
Nowe wyszukiwanie