Wynik wyszukiwania
Zapytanie: CIRCUITS SYSTEMS SIGNAL PROCESS
Liczba odnalezionych rekordów: 5



Przejście do opcji zmiany formatu | Wyświetlenie wyników w wersji do druku | Pobranie pliku do edytora | Przesłanie wyników do modułu analizy | excel | Nowe wyszukiwanie
1/5
Nr opisu: 0000132294   
On a sparse approximation of compressible signals.
[Aut.]: Grzegorz Dziwoki, Marcin Kucharczyk.
-Circuits Systems Signal Process. 2019 in press, s. 1-12, bibliogr. 21 poz.
Article in press. Impact Factor 1.922. Punktacja MNiSW 70.000

próbkowanie oszczędne

compressive sensing ; least-squares estimation ; orthogonal greedy algorithm ; orthogonal matching pursuit ; signal identification

2/5
Nr opisu: 0000122656   
A harmonic balance methodology for circuits with fractional and nonlinear elements.
[Aut.]: Marcin Sowa.
-Circuits Systems Signal Process. 2018, s. 4695-4727, bibliogr. 58 poz.. Impact Factor 1.922. Punktacja MNiSW 25.000

3/5
Nr opisu: 0000124318   
Analog circuit specification testing by means of Walsh-Hadamard transform and multiple regression supported by evolutionary computations.
[Aut.]: Tomasz Golonek, Jan Machniewski.
-Circuits Systems Signal Process. 2018 vol. 37 iss. 7, s. 2736-2771, bibliogr. 35 poz.. Impact Factor 1.922. Punktacja MNiSW 25.000

obwód analogowy ; testowanie sterowane specyfikacją ; programowanie genetyczne ; regresja wielokrotna

analog circuit ; specification driven testing ; genetic programming ; multiple regression

4/5
Nr opisu: 0000105967   
Analysis of the transient state in a series circuit of the class RLβCα.
[Aut.]: Agnieszka* Jakubowska, Janusz** Walczak.
-Circuits Systems Signal Process. 2016 vol. 35 iss. 6, s. 1831-1853, bibliogr. 36 poz.. Impact Factor 1.694. Punktacja MNiSW 25.000

stan przejściowy ; indukcyjność ułamkowego rzędu ; pojemność ułamkowego rzędu ; obwód szeregowy RLC rzędu ułamkowego

transient state ; fractional order inductance ; fractional order capacitance ; series fractional order RLC circuit

5/5
Nr opisu: 0000108286
Non-binary LDPC decoders design for maximizing throughput of an FPGA implementation.
[Aut.]: Wojciech Sułek.
-Circuits Systems Signal Process. 2016 vol. 35 iss. 11, s. 4060-4080, bibliogr. 34 poz.. Impact Factor 1.694. Punktacja MNiSW 25.000

kodowanie kontroli błędów ; kodowanie niebinarne ; dekodowanie LDPC ; implementacja dekodera ; kod LDPC

error control coding ; non-binary code ; LDPC decoding ; decoder implementation ; low-density parity-check code

stosując format:
Nowe wyszukiwanie