Wynik wyszukiwania
Zapytanie: SYSTEM JEDNOUKŁADOWY
Liczba odnalezionych rekordów: 9



Przejście do opcji zmiany formatu | Wyświetlenie wyników w wersji do druku | Pobranie pliku do edytora | Przesłanie wyników do modułu analizy | excel | Nowe wyszukiwanie
1/9
Nr opisu: 0000091808   
Designing of test pattern generators for stimulation of crosstalk faults in bus-type connections.
[Aut.]: Tomasz Garbolino.
W: Proceedings of the 2014 IEEE 17th International Symposium on Design and Diagnostics of Electronic Circuits and Systems. DDECS, Warsaw, Poland, April 23-25, 2014. Eds.: Witold Pleskacz, Michel Renovell, Dominik Kasprowicz, Lukas Sekanina, Serge Bernard. Piscataway : Institute of Electrical and Electronics Engineers, 2014, s. 270-273, bibliogr. 22 poz.

układ scalony ; przesłuch ; generator obrazu kontrolnego ; system jednoukładowy ; wbudowane samotestowanie

integrated circuit ; crosstalk ; test pattern generator ; System on Chip ; built-in self test

2/9
Nr opisu: 0000061262   
Testing of crosstalk-type dynamic faults in interconnection networks with use of ring LFSRs.
[Aut.]: Andrzej** Hławiczka, Krzysztof* Gucwa, Tomasz Garbolino, M. Kopeć.
-Prz. Elektrot. 2010 R. 86 nr 11a, s. 133-137, bibliogr. 22 poz.. Impact Factor 0.242

liniowy rejestr pierścieniowy ; generator obrazu kontrolnego ; system jednoukładowy ; przesłuchy ; sieć połączeń

linear ring register ; test pattern generator ; System on Chip ; crosstalks ; interconnection network

3/9
Nr opisu: 0000059076   
Skuteczny generator testów dla przesłuchów w połączeniach.
[Aut.]: Tomasz Rudnicki, Tomasz Garbolino, Krzysztof* Gucwa, Andrzej** Hławiczka.
W: Informatyka - sztuka czy rzemiosło. KNWS'09, Rydzyna, 3-5 czerwca 2009. Materiały 6. konferencji naukowej. Preprint. Zielona Góra : Instytut Informatyki i Elektroniki. Wydział Elektrotechniki, Informatyki i Telekomunikacji. Uniwersytet Zielonogórski, 2009, s. 60-62, bibliogr. 14 poz.

rejestr liniowy ; przesłuchy ; BIST ; rejestr LFSR ; system jednoukładowy ; SoC ; sieć połączeń

linear register ; crosstalks ; BIST ; LFSR register ; System on Chip ; SoC ; interconnection network

4/9
Nr opisu: 0000049583   
Skuteczny generator testów dla przesłuchów w połączeniach.
[Aut.]: Tomasz Rudnicki, Tomasz Garbolino, Krzysztof* Gucwa, Andrzej** Hławiczka.
-Pomiary Autom. Kontr. 2009 vol. 55 nr 7, s. 432-434, bibliogr. 14 poz.

LFSR ; sieć połączeń ; system jednoukładowy ; przesłuchy ; metoda test-per-clock ; BIST

LFSR ; interconnection network ; System on Chip ; crosstalks ; test-per-clock method ; BIST

5/9
Nr opisu: 0000043104   
Wykorzystanie języka XML w procesie projektowania układów SoC.
[Aut.]: Dariusz* Stachańczyk.
-Elektronika 2008 R. 49 nr 11, s. 129-133, bibliogr. 14 poz.

język XML ; projektowanie układów cyfrowych ; wirtualny komponent ; SoC ; system jednoukładowy

XML ; digital circuit design ; virtual component ; SoC ; System on Chip

6/9
Nr opisu: 0000032592
Środowisko integracji rozproszonych zasobów komponentów wirtualnych.
[Aut.]: Dariusz* Stachańczyk.
W: VI Krajowa Konferencja Elektroniki, [Darłówko Wschodnie, 11-13 czerwca 2007 r.]. Warszawa : Wydaw. Czasopism i Książek Technicznych SIGMA-NOT, 2007, s. 87-89, bibliogr. 11 poz. (Elektronika ; R. 48, nr 11 0033-2089)

wirtualny komponent ; projektowanie rozproszone ; projektowanie systemów typu SoC ; system jednoukładowy ; XML

virtual component ; distributed collaborative design ; SoC design ; System on Chip ; XML

7/9
Nr opisu: 0000031059
Środowisko integracji rozproszonych zasobów komponentów wirtualnych.
[Aut.]: Dariusz* Stachańczyk.
W: Szósta Krajowa Konferencja Elektroniki, [Darłówko Wschodnie, 11-13 czerwca 2007]. Materiały konferencji. T. 1. [Gdańsk] : [Polskie Towarzystwo Elektrotechniki Teoretycznej i Stosowanej], 2007, s. 231-236, bibliogr. 11 poz.

wirtualny komponent ; SoC ; VCMS ; system jednoukładowy ; rozproszone katalogi komponentów wirtualnych ; projektowanie systemów typu SoC

virtual component ; SoC ; VCMS ; System on Chip ; distributed virtual component catalogues ; SoC design

8/9
Nr opisu: 0000006302
Accelerated co-simulation of hardware-software system based on configurable hardware accelerator and selective simulation.
[Aut.]: Adam Milik, Edward Hrynkiewicz.
W: Programmable devices and systems 2003. (PDS 2003). A proceedings volume from the 6th IFAC Workshop, Ostrava, Czech Republik, 11-13 February 2003. Ed. by: V. Srovnal, K. Vlcek. Oxford : Pergamon Press, 2003, s. 31-36, bibliogr. 8 poz.

FPGA ; CPU ; SoC ; system jednoukładowy ; symulacja ; symulacja współbieżna ; symulacja współbieżna sprzętu i oprogramowania ; HDL ; Verilog ; PLI

FPGA ; CPU ; SoC ; System on Chip ; simulation ; co-simulation ; hardware and software co-simulation ; HDL ; Verilog ; PLI

9/9
Nr opisu: 0000006312
System level integration circuits.
[Aut.]: Maciej** Nowiński, Tomasz Rudnicki.
W: Programmable devices and systems 2003. (PDS 2003). A proceedings volume from the 6th IFAC Workshop, Ostrava, Czech Republik, 11-13 February 2003. Ed. by: V. Srovnal, K. Vlcek. Oxford : Pergamon Press, 2003, s. 401-406, bibliogr. 7 poz.

SoC ; SoS ; SLI ; FPSLIC ; PsoC ; FPGA ; przetwornik analogowo-cyfrowy ; przetwornik cyfrowo-analogowy ; system jednoukładowy

SoC ; SoS ; SLI ; FPSLIC ; PsoC ; FPGA ; A/D converter ; D/A converter ; System on Chip

stosując format:
Nowe wyszukiwanie