Wynik wyszukiwania
Zapytanie: REDUKCJA CZASU TESTOWANIA
Liczba odnalezionych rekordów: 2



Przejście do opcji zmiany formatu | Wyświetlenie wyników w wersji do druku | Pobranie pliku do edytora | Przesłanie wyników do modułu analizy | excel | Nowe wyszukiwanie
1/2
Nr opisu: 0000072427   
Fault diagnosis of analog electronic circuits with tolerances in mind. Design for testability with analysis of influence of components tolerance.
[Aut.]: Łukasz Chruszczyk.
W: Mixed design of integrated circuits and systems. MIXDES 2011. Proceedings of the 18th international conference, Gliwice, Poland, 16-18 June 2011. [Dokument elektroniczy]. [Ed. by A. Napieralski]. Wrocław : Department of Microelectronics and Computer Science. Technical University of Łódź, 2011, dysk optyczny (CD-ROM) s. 496-501, bibliogr. 18 poz.

diagnostyka uszkodzeń ; układ analogowy ; wykrywanie uszkodzeń ; lokalizacja uszkodzeń ; uszkodzenie pojedyncze ; uszkodzenie katastroficzne ; redukcja czasu testowania ; tolerancja elementów ; algorytm genetyczny

fault diagnosis ; analog circuit ; fault detection ; fault location ; single fault ; catastrophic fault ; test time reduction ; components tolerance ; genetic algorithm

2/2
Nr opisu: 0000072423   
Tolerance maximisation in fault diagnosis of analogue electronic circuits.
[Aut.]: Łukasz Chruszczyk.
W: 2011 20th European Conference on Circuit Theory and Design (ECCTD), Linkoping, Sweden, 29-31 August 2011. Piscataway : Institute of Electrical and Electronics Engineers, 2011, s. 881-884, bibliogr. 15 poz.

diagnostyka uszkodzeń ; układ analogowy ; detekcja uszkodzeń ; lokalizacja uszkodzeń ; uszkodzenie pojedyncze ; uszkodzenie katastroficzne ; redukcja czasu testowania ; tolerancja elementów ; algorytm genetyczny

fault diagnosis ; analogue circuit ; fault detection ; fault location ; single fault ; catastrophic fault ; test time reduction ; components tolerance ; genetic algorithm

stosując format:
Nowe wyszukiwanie