Wynik wyszukiwania
Zapytanie: PODZIAŁ UKŁADÓW LOGICZNYCH
Liczba odnalezionych rekordów: 2



Przejście do opcji zmiany formatu | Wyświetlenie wyników w wersji do druku | Pobranie pliku do edytora | Przesłanie wyników do modułu analizy | excel | Nowe wyszukiwanie
1/2
Nr opisu: 0000096391   
Seeking for decomposition of a Boolean function in the Reed-Muller spectral domain by means of permutation between function variables.
[Aut.]: Edward** Hrynkiewicz, Dariusz Polok.
W: Mixed design of integrated circuits and systems. MIXDES 2014. Proceedings of the 21st international conference, Lublin, Poland, June 19-21, 2014. Ed. by Andrzej Napieralski. Łódź : Department of Microelectronics and Computer Science. Technical University of Łódź, 2014, s. 262-266, bibliogr. 11 poz.

funkcja boolowska ; FPGA ; widmo Reeda-Mullera ; podział układów logicznych

boolean function ; FPGA ; Reed-Muller spectrum ; logic circuit implementation

2/2
Nr opisu: 0000039018   
Logic synthesis for PAL-based CPLD-s based on two-stage decomposition.
[Aut.]: Dariusz Kania, Józef Kulisz.
-J. Syst. Softw. 2007 vol. 80 iss. 7, s. 1129-1141, bibliogr.. Impact Factor 0.799

synteza logiczna ; dekompozycja funkcji ; podział układów logicznych ; struktura matrycowa typu PAL ; kolorowanie grafów

logic synthesis ; function decomposition ; logic circuit partitioning ; PAL-based CPLD ; graph coloring

stosując format:
Nowe wyszukiwanie