Wynik wyszukiwania
Zapytanie: DFG
Liczba odnalezionych rekordów: 5



Przejście do opcji zmiany formatu | Wyświetlenie wyników w wersji do druku | Pobranie pliku do edytora | Przesłanie wyników do modułu analizy | excel | Nowe wyszukiwanie
1/5
Nr opisu: 0000105292   
On hardware synthesis and implementation of PLC programs in FPGAs.
[Aut.]: Adam Milik.
-Microprocess. Microsyst. 2016 vol. 44, s. 2-16, bibliogr. 37 poz.. Impact Factor 1.025. Punktacja MNiSW 20.000

PLC ; FPGA ; DSP48 ; LD ; IL ; SFC ; DFG ; synteza wysokiego poziomu ; synteza logiczna ; układ rekonfigurowalny

PLC ; FPGA ; DSP48 ; LD ; IL ; SFC ; DFG ; high level synthesis ; logic synthesis ; reconfigurable hardware

2/5
Nr opisu: 0000100890
On PLCs control program hardware implementation selected problems of mapping and scheduling.
[Aut.]: Adam Milik.
W: [13th] IFAC Conference on Programmable Devices and Embedded Systems. PDeS 2015, Cracow, May 13th - 14th, 2015. Preprints. [B.m.] : [b.w.], 2015, s. 363-370, bibliogr. 27 poz.
Toż na CD-ROM

PLC ; FPGA ; DSP48 ; LD ; SFC ; DFG ; synteza wysokiego poziomu ; synteza logiczna ; układ rekonfigurowalny

PLC ; FPGA ; DSP48 ; LD ; SFC ; DFG ; high level synthesis ; logic synthesis ; reconfigurable hardware

3/5
Nr opisu: 0000101941   
On PLCs control program hardware implementation selected problems of mapping and scheduling.
[Aut.]: Adam Milik.
-IFAC-PapersOnLine 2015 vol. 48 iss. 4, s. 354-361, bibliogr.
Referat wygłoszony na: 13th IFAC and IEEE Conference on Programmable Devices and Embedded Systems PDES 2015. Ed. by Adam Milik

PLC ; FPGA ; DSP48 ; LD ; SFC ; DFG ; synteza wysokiego poziomu ; synteza logiczna ; układ rekonfigurowalny ; IL

PLC ; FPGA ; DSP48 ; LD ; SFC ; DFG ; high level synthesis ; logic synthesis ; reconfigurable hardware ; IL

4/5
Nr opisu: 0000096130   
On ladder diagrams compilation and synthesis to FPGA implemented reconfigurable logic controller.
[Aut.]: Adam Milik.
-Adv. Electr. Electron. Eng. 2014 vol. 12 nr 5, s. 443-451, bibliogr. 19 poz.

DFG ; FPGA ; synteza wysokiego poziomu ; IEC61131-3 ; LD ; synteza logiczna ; PLC ; układ rekonfigurowalny

DFG ; FPGA ; high level synthesis ; IEC61131-3 ; LD ; logic synthesis ; PLC ; reconfigurable hardware

5/5
Nr opisu: 0000087667   
Metoda reprezentacji pośredniej programu PLC opisanego za pomocą języków LD i SFC na potrzeby syntezy sprzętowej.
[Aut.]: Adam Milik.
-Pomiary Autom. Kontr. 2013 vol. 59 nr 8, s. 799-802, bibliogr. 13 poz.. Punktacja MNiSW 11.000

sterownik programowalny ; LD ; SFC ; synteza logiczna wysokiego poziomu ; DFG ; graf przepływu danych ; FPGA ; układ rekonfigurowalny ; schemat drabinkowy

programmable controller ; LD ; SFC ; high level logic synthesis ; DFG ; data flow graph ; FPGA ; reconfigurable hardware ; ladder diagram

stosując format:
Nowe wyszukiwanie