Wynik wyszukiwania
Zapytanie: PROGRAMMABLE LOGIC DEVICE
Liczba odnalezionych rekordów: 16



Przejście do opcji zmiany formatu | Wyświetlenie wyników w wersji do druku | Pobranie pliku do edytora | Przesłanie wyników do modułu analizy | excel | Nowe wyszukiwanie
1/16
Nr opisu: 0000100892
IEC 61131-3-based PLC implemented by means of FPGA.
[Aut.]: Mirosław Chmiel, Robert Czerwiński, P. Smolarek.
W: [13th] IFAC Conference on Programmable Devices and Embedded Systems. PDeS 2015, Cracow, May 13th - 14th, 2015. Preprints. [B.m.] : [b.w.], 2015, s. 383-388, bibliogr. 16 poz.
Toż na CD-ROM

system sterowania ; jednostka centralna ; układ logiki programowalnej ; EN 61131-3 ; programowalny sterownik logiczny

control system ; central processing unit ; programmable logic device ; EN 61131-3 ; programmable logic controller

2/16
Nr opisu: 0000110960   
IEC 61131-3-based PLC Implemented by means of FPGA.
[Aut.]: Mirosław Chmiel, Robert Czerwiński, Patryk Smolarek.
-IFAC-PapersOnLine 2015 vol. 48 iss. 4, s. 374-379, bibliogr. 16 poz.
Referat wygłoszony na: 13th IFAC and IEEE Conference on Programmable Devices and Embedded Systems - PDES 2015

układ sterujący ; jednostka centralna ; układ logiki programowalnej ; EN 61131-3 ; programowalny sterownik logiczny

control system ; central processing unit ; programmable logic device ; EN 61131-3 ; programmable logic controller

3/16
Nr opisu: 0000070469   
Metoda sprzętowej realizacji programu LD z wykorzystaniem układów FPGA.
[Aut.]: Jan* Mocha, Dariusz Kania.
-Pomiary Autom. Kontr. 2012 vol. 58 nr 1, s. 88-92, bibliogr. 9 poz.. Punktacja MNiSW 7.000

programowalny sterownik logiczny ; PLC ; FPGA ; układ logiki programowalnej ; schemat drabinkowy

programmable logic controller ; PLC ; FPGA ; programmable logic device ; ladder diagram

4/16
Nr opisu: 0000076095
Sprzętowa realizacja programu sterowania w strukturach FPGA.
[Aut.]: Jan* Mocha, Dariusz Kania.
-Prz. Elektrot. 2012 R. 88 nr 12a, s. 95-100, bibliogr. 17 poz.. Punktacja MNiSW 15.000

programowalny sterownik logiczny ; schemat drabinkowy ; układ logiki programowalnej ; FPGA

programmable logic controller ; ladder diagram ; programmable logic device ; FPGA

5/16
Nr opisu: 0000082091
Kompaktowy sterownik programowalny z panelem dotykowym.
[Aut.]: Ł. Folta, Jan* Mocha.
W: Dziesiąta Krajowa Konferencja Elektroniki, [Darłówko Wschodnie, 05-09.06.2011]. Materiały konferencji. [Gdańsk] : [Polskie Towarzystwo Elektrotechniki Teoretycznej i Stosowanej. Oddział Gdańsk], 2011, s. 72
Pełny tekst na CD-ROM

sterownik programowalny ; PLC ; panel operatorski ; HMI ; układ logiki programowalnej ; FPGA ; protokół Modbus ; system mikroprocesorowy ; PicoBlaze

programmable controller ; PLC ; operator panel ; HMI ; programmable logic device ; FPGA ; Modbus protocol ; microprocessor system ; PicoBlaze

6/16
Nr opisu: 0000068354   
Możliwość wykorzystania specyficznych własności układów FPGA do konstrukcji jednostki centralnej sterownika PLC.
[Aut.]: Mirosław Chmiel, Jan* Mocha.
-Elektronika 2011 R. 52 nr 9, s. 167-170, bibliogr. 9 poz.. Punktacja MNiSW 6.000

sterownik programowalny ; PLC ; układ FPGA ; FPGA ; układ logiki programowalnej

programmable logic controller ; PLC ; FPGA system ; FPGA ; Field Programmable Gate Array ; programmable logic device

7/16
Nr opisu: 0000082090
Możliwość wykorzystania specyficznych własności układów FPGA do konstrukcji jednostki centralnej sterownika PLC.
[Aut.]: Mirosław Chmiel, Jan* Mocha.
W: Dziesiąta Krajowa Konferencja Elektroniki, [Darłówko Wschodnie, 05-09.06.2011]. Materiały konferencji. [Gdańsk] : [Polskie Towarzystwo Elektrotechniki Teoretycznej i Stosowanej. Oddział Gdańsk], 2011, s. 71
Pełny tekst na CD-ROM

programowalny sterownik logiczny ; PLC ; układ logiki programowalnej ; FPGA

programmable logic controller ; PLC ; programmable logic device ; FPGA

8/16
Nr opisu: 0000063218   
Hardware model of commonsense reasoning based on fuzzy default logic.
[Aut.]: Andrzej Pułka, Adam Milik.
W: 3rd International Conference on Human System Interaction. HSI 2010, Rzeszów, Poland, May 13-15, 2010. Conference proceedings. Piscataway : Institute of Electrical and Electronics Engineers, 2010, s. 34-41, bibliogr. 10 poz.

wnioskowanie potoczne ; programowalny układ logiczny ; logika niemonotoniczna

common-sense reasoning ; programmable logic device ; non-monotonic logic

9/16
Nr opisu: 0000062775   
Redukcja emisji zaburzeń elektromagnetycznych w układach FPGA z wykorzystaniem struktur typu GALS.
[Aut.]: Józef Kulisz, Jan* Mocha, T. Woźnica.
-Elektronika 2010 R. 51 nr 12, s. 16-18, bibliogr. 9 poz.

układ logiki programowalnej ; układ FPGA ; emisja zaburzeń ; GALS

programmable logic device ; Field Programmable Gate Array ; electromagnetic emission ; GALS

10/16
Nr opisu: 0000059077   
Wykorzystanie przesuniętych w fazie sygnałów zegarowych do redukcji zaburzeń elektromagnetycznych w układach FPGA.
[Aut.]: Jan* Mocha, Dariusz Kania, T. Woźnica.
W: Informatyka - sztuka czy rzemiosło. KNWS'09, Rydzyna, 3-5 czerwca 2009. Materiały 6. konferencji naukowej. Preprint. Zielona Góra : Instytut Informatyki i Elektroniki. Wydział Elektrotechniki, Informatyki i Telekomunikacji. Uniwersytet Zielonogórski, 2009, s. 90-92, bibliogr. 9 poz.

programowalny układ logiczny ; FPGA ; emisja zaburzeń elektromagnetycznych ; GALS

programmable logic device ; PLD ; Field Programmable Gate Array ; FPGA ; electromagnetic emission ; GALS

11/16
Nr opisu: 0000043228
Analogowe matryce programowalne.
[Aut.]: Adam** Błaszkowski, Władysław** Ciążyński.
-Pr. Komis. Nauk. PAN Katow. 2008 nr 32, s. 70-73

programowalna matryca analogowa ; FPAA ; programowalny układ logiczny

Field Programmable Analog Array ; FPAA ; programmable logic device

12/16
Nr opisu: 0000031164   
Application of genetic programming to edge detector design.
[Aut.]: Tomasz Golonek, Damian Grzechca, Jerzy** Rutkowski.
W: 2006 IEEE International Symposium on Circuits and Systems. ISCAS 2006, Island of Kos, May 21-24, 2006. Proceedings. Piscataway : Institute of Electrical and Electronics Engineers, 2006, s. 4683-4686, bibliogr. 7 poz.

pomiar prądu ; detektor ; programowanie genetyczne ; przetwarzanie obrazu ; piksel ; układ logiki programowalnej ; proces stochastyczny ; transmitancja operatorowa

current measurement ; detector ; genetic programming ; image processing ; pixel ; programmable logic device ; stochastic process ; transfer function

13/16
Nr opisu: 0000023176   
Kodowanie stanów automatów sekwencyjnych dla matrycowych struktur programowalnych typu PAL. Rozprawa doktorska.
[Aut.]: Robert Czerwiński.
Gliwice, 2006, 142 s., bibliogr. 117 poz.
Politechnika Śląska. Wydział Automatyki, Elektroniki i Informatyki. Promotor: dr hab. inż. Dariusz Kania

automat sekwencyjny ; układ logiki programowalnej ; kodowanie stanów ; struktura programowalna ; układ PAL

finite state machine ; programmable logic device ; state assignment ; programmable structure ; PAL structure

14/16
Nr opisu: 0000126391   
Remarks on improving of operation speed of the PLCs.
[Aut.]: Mirosław Chmiel, Edward** Hrynkiewicz, Adam Milik.
W: Proceedings of the 16th IFAC World Congress, Prague, Czech Republic, July 3-8, 2005. Oxford : Elsevier, 2005, s. 44-49, bibliogr. 13 poz. (IFAC Proceedings Volumes ; vol. 38, iss. 1 1474-6670)

programowalny sterownik logiczny ; jednostka centralna ; jednostka bitowo-bajtowa ; program sterowania ; czas obiegu pętli ; wydajność ; rekonfigurowalny sterownik logiczny ; układ logiki programowalnej ; FPGA ; przetwarzanie równoległe

programmable logic controller ; central processing unit ; bit-byte structure of CPU ; control program ; scan time ; throughput time ; reconfigurable logic controller ; programmable logic device ; FPGA ; parallel processing

15/16
Nr opisu: 0000126389   
Tools and technologies for designing control systems using programmable logic devices.
[Aut.]: Adam Milik, M. Dykierek.
W: Proceedings of the 16th IFAC World Congress, Prague, Czech Republic, July 3-8, 2005. Oxford : Elsevier, 2005, s. 38-43, bibliogr. 16 poz. (IFAC Proceedings Volumes ; vol. 38, iss. 1 1474-6670)

układ logiki programowalnej ; PLD ; bezpośrednio programowalna macierz bramek ; FPGA ; złożony programowalny układ elektroniczny ; CPLD ; VHDL ; Verilog

programmable logic device ; PLD ; Field Programmable Gate Array ; FPGA ; Complex Programmable Logic Device ; CPLD ; VHDL ; Verilog

16/16
Nr opisu: 0000087166
Język VHDL. Projektowanie programowalnych układów logicznych. Z ang. przeł. Andrzej Kazimierz Pułka.
[Aut.]: K. Skahill. Wyd. 2.
Warszawa : Wydaw. Naukowo-Techniczne, 2004, 640 s., bibliogr.

VHDL ; układ logiki programowalnej ; projektowanie wspomagane komputerowo

VHDL ; programmable logic device ; computer aided design

stosując format:
Nowe wyszukiwanie