Wynik wyszukiwania
Zapytanie: PARALLEL PROCESSING
Liczba odnalezionych rekordów: 12



Przejście do opcji zmiany formatu | Wyświetlenie wyników w wersji do druku | Pobranie pliku do edytora | Przesłanie wyników do modułu analizy | excel | Nowe wyszukiwanie
1/12
Nr opisu: 0000127078   
Scalable big data analytics for protein bioinformatics. Efficient computational solutions for protein structures.
[Aut.]: Dariusz Mrozek.
Cham : Springer Nature Switzerland, 2018, 315 s.
(Computational Biology ; vol. 28 1568-2684)

bioinformatyka ; chmura obliczeniowa ; GPU ; CUDA ; system wieloagentowy ; przetwarzanie wielowątkowe ; przetwarzanie równoległe ; struktura białka ; białka ; sekwencja aminokwasowa

bioinformatics ; cloud computing ; GPU ; CUDA ; multi-agent system ; multithreaded processing ; parallel processing ; proteins structure ; proteins ; amino acid sequence

2/12
Nr opisu: 0000110022   
Load balanced Fortran-based out-of-GPU memory iImplementation of the method of moments.
[Aut.]: Tomasz Topa.
-IEEE Antennas Wirel. Propag. Lett. 2017 iss. 16, s. 813-816, bibliogr. 19 poz.. Impact Factor 3.448. Punktacja MNiSW 35.000

CUDA ; procesor graficzny ; GPU ; obliczenia ogólnego przeznaczenia ; przetwarzanie równoległe ; metoda momentów ; metoda obrazów

CUDA ; graphics processing unit ; GPU ; general-purpose computing ; parallel processing ; method of moments ; method of images

3/12
Nr opisu: 0000113717   
On manipulation of initial population search space in heuristic algorithm through the use of parallel processing approach.
[Aut.]: Marcin Woźniak, Dawid Połap.
W: 2016 IEEE Symposium Series on Computational Intelligence. (SSCI), Athens, Greece, 6-9 December 2016. Proceedings. Piscataway : IEEE, 2016, s. 1-6, bibliogr. 19 poz.

problemy wyszukiwawcze ; mózg ; optymalizacja ; przetwarzanie równoległe

search problems ; brain ; optimisation ; parallel processing

4/12
Nr opisu: 0000088922   
CUDA powered user-defined types and aggregates.
[Aut.]: Marcin Gorawski, M. Lorek, Anna Gorawska.
W: 27th International Conference on Advanced Information Networking and Applications Workshops. WAINA 2013, Barcelona, Spain, 25-28 March 2013. Proceedings. Ed. by: L. Barolli [et al.]. Piscataway : Institute of Electrical and Electronics Engineers, 2013, s. 1423-1428, bibliogr. 29 poz.

system rozproszony ; przetwarzanie równoległe ; CUDA ; SQL Server ; .NET Framework ; mnożenie macierzy ; typ zdefiniowany przez użytkownika

distributed system ; parallel processing ; CUDA ; SQL Server ; .NET Framework ; matrix multiplication ; user defined type

5/12
Nr opisu: 0000086016   
Porównanie metod projektowania gniazd sieciowych i ich wydajności w systemach iSeries oraz X86.
[Aut.]: Błażej Adamczyk, Hafedh Zghidi.
-Stud. Informat. 2013 vol. 34 nr 3, s. 37-58, bibliogr. 8 poz.. Punktacja MNiSW 9.000

IBM Power Series ; iSeries ; x86 ; gniazdo sieciowe ; przetwarzanie równoległe ; programowanie gniazd ; obsługa żądań sieciowych

IBM Power Series ; iSeries ; x86 ; socket ; parallel processing ; socket programming ; network request servicing

6/12
Nr opisu: 0000072127   
Realizacja przetwarzania w chmurze obliczeniowej na przykładzie systemu uczenia sieci neuronowej opartego na technologii Microsoft Windows Azure.
[Aut.]: Dariusz Augustyn, K. Badura.
-Stud. Informat. 2012 vol. 33 nr 2A, s. 49-66, bibliogr. 9 poz.. Punktacja MNiSW 4.000

chmura obliczeniowa ; przetwarzanie równoległe ; Microsoft Windows Azure ; sieć neuronowa ; uczenie sieci neuronowej

cloud computing ; parallel processing ; Microsoft Windows ; neural network ; neural network learning

7/12
Nr opisu: 0000063705   
Efektywna implementacja algorytmu wyszukiwania wzorców genetycznych.
[Aut.]: Adam Milik, Andrzej Pułka.
-Pomiary Autom. Kontr. 2011 vol. 57 nr 1, s. 15-18, bibliogr. 8 poz.. Punktacja MNiSW 7.000

programowanie dynamiczne ; metody numeryczne ; identyfikacja wzorców ; rozpoznawanie wzorców ; przetwarzanie równoległe ; przetwarzanie potokowe ; wzorzec genetyczny

dynamic programming ; numerical methods ; pattern identification ; pattern recognition ; parallel processing ; pipeline processing ; genome pattern

8/12
Nr opisu: 0000061545   
Efektywność programów przeznaczonych do symulacji ciągłych układów dynamicznych, wykorzystujących moduł Parallel Extensions to .NET Framework, uruchamianych na komputerach z procesorami wielordzeniowymi.
[Aut.]: Dariusz Augustyn, S. Kunc.
-Stud. Informat. 2010 vol. 31 nr 3, s. 53-76, bibliogr. 20 poz.

ciągły układ dynamiczny ; moduł Parallel Extension to .NET Framework ; procesor wielordzeniowy ; przetwarzanie zrównoleglone

continuous dynamical system ; Parallel Extension to .NET Framework ; multicore processor ; parallel processing

9/12
Nr opisu: 0000055680
Optimization of window frame by genetic algorithm.
[Aut.]: Małgorzata Król.
-Arch. Civ. Eng. 2009 vol. 55 iss. 4, s. 487-502, bibliogr. 11 poz.

algorytm genetyczny ; rama okienna ; straty ciepła ; przetwarzanie równoległe

genetic algorithm ; window frame ; heat losses ; parallel processing

10/12
Nr opisu: 0000049103   
A new hardware algorithm for searching genome patterns.
[Aut.]: Andrzej Pułka, Adam Milik.
W: International Conference on Signals and Electronic Systems. ICSES'08, Kraków, Poland, September 14-17, 2008. Proceedings. [Kraków] : [Department of Electronics. AGH University of Science and Technology], 2008, s. 181-184, bibliogr. 8 poz.

programowanie dynamiczne ; biologia obliczeniowa ; wzorzec ; FPGA ; przetwarzanie równoległe

dynamic programming ; computational biology ; pattern ; FPGA ; parallel processing

11/12
Nr opisu: 0000036696   
Parallelization of an adaptive compression algorithm using the reduced model update frequency method.
[Aut.]: Roman Starosolski.
-Theor. Appl. Informat. 2007 vol. 19 no. 2, s. 103-115, bibliogr. 15 poz.

przetwarzanie równoległe ; równoległość ; modelowanie adaptacyjne ; kompresja danych ; kompresja obrazu

parallel processing ; parallelism ; adaptive modelling ; data compression ; image compression

12/12
Nr opisu: 0000126391   
Remarks on improving of operation speed of the PLCs.
[Aut.]: Mirosław Chmiel, Edward** Hrynkiewicz, Adam Milik.
W: Proceedings of the 16th IFAC World Congress, Prague, Czech Republic, July 3-8, 2005. Oxford : Elsevier, 2005, s. 44-49, bibliogr. 13 poz. (IFAC Proceedings Volumes ; vol. 38, iss. 1 1474-6670)

programowalny sterownik logiczny ; jednostka centralna ; jednostka bitowo-bajtowa ; program sterowania ; czas obiegu pętli ; wydajność ; rekonfigurowalny sterownik logiczny ; układ logiki programowalnej ; FPGA ; przetwarzanie równoległe

programmable logic controller ; central processing unit ; bit-byte structure of CPU ; control program ; scan time ; throughput time ; reconfigurable logic controller ; programmable logic device ; FPGA ; parallel processing

stosując format:
Nowe wyszukiwanie