Wynik wyszukiwania
Zapytanie: DECODER
Liczba odnalezionych rekordów: 4



Przejście do opcji zmiany formatu | Wyświetlenie wyników w wersji do druku | Pobranie pliku do edytora | Przesłanie wyników do modułu analizy | excel | Nowe wyszukiwanie
1/4
Nr opisu: 0000102370
Teoria układów cyfrowych. T. 1, Układy kombinacyjne.
[Aut.]: Halina** Kamionka-Mikuła, Henryk** Małysiak, Bolesław Pochopień. Wyd. 2.
Gliwice : Wydaw. Politechniki Śląskiej, 2015, 253 s., bibliogr. 61 poz.

operacje logiczne ; translator ; koder ; dekoder ; asynchroniczny układ sekwencyjny ; synchroniczny układ sekwencyjny ; kombinacyjny układ cyfrowy ; sekwencyjny układ cyfrowy ; model automatów Mealy'ego ; model automatów Moore'a ; układ iteracyjny ; przekaźnik elektromagnetyczny ; układ programowalny ; schemat logiczny

logic operations ; translator ; coder ; decoder ; asynchronous sequential circuit ; synchronous sequential circuit ; combinational digital circuit ; sequential digital circuit ; Mealy model of finite state machine ; Moore model of finite state machine ; iterative circuit ; electromagnetic relay ; programmable device ; logic diagram

2/4
Nr opisu: 0000094715
Praktyczna teoria układów cyfowych.
[Aut.]: Halina** Kamionka-Mikuła, Henryk** Małysiak, Bolesław Pochopień. Wyd. 2 popr..
Gliwice : Wydaw. Politechniki Śląskiej, 2014, 166 s., bibliogr. 33 poz.
Skrypt nr 2546

układ cyfrowy ; funkcja logiczna ; synteza układów cyfrowych ; przerzutnik ; układ sekwencyjny ; dekoder ; koder ; translator ; multiplekser ; asynchroniczny układ sekwencyjny ; synchroniczny układ sekwencyjny ; układ iteracyjny

digital circuit ; logical function ; synthesis of digital circuits ; flip-flop ; sequential circuit ; decoder ; coder ; translator ; multiplexer ; asynchronous sequential circuit ; synchronous sequential circuit ; iterative circuit

3/4
Nr opisu: 0000087854
Teoria układów cyfrowych. T. 1, Układy kombinacyjne.
[Aut.]: Halina** Kamionka-Mikuła, Henryk** Małysiak, Bolesław Pochopień.
Gliwice : Wydaw. Politechniki Śląskiej, 2013, 253 s., bibliogr. 61 poz.

logika ; translator ; koder ; dekoder ; asynchroniczny układ sekwencyjny ; synchroniczny układ sekwencyjny ; układ kombinacyjny ; układ cyfrowy

logic ; translator ; coder ; decoder ; asynchronous sequential circuit ; synchronous sequential circuit ; combinational circuit ; digital circuit

4/4
Nr opisu: 0000059300
Generacja macierzy kontrolnych kodów LDPC zorientowanych na implementację.
[Aut.]: Wojciech Sułek, Marcin Kucharczyk.
W: XXV Krajowe Sympozjum Telekomunikacji i Teleinformatyki. KSTiT'2009, Warszawa, 16-18 września 2009 r. [Dokument elektroniczny]. Warszawa : Wydaw. Czasopism i Książek Technicznych SIGMA-NOT, 2009, dysk optyczny (CD-ROM) s. 1155-1165, bibliogr. 16 poz. (Przegląd Telekomunikacyjny ; R. 83, nr 8/9 1230-3496)

kodowanie LDPC ; koder ; dekoder ; kodowanie kanałowe ; algorytm generacji kodów ; Matlab

LDPC coding ; coder ; decoder ; channel coding ; code generation algorithm ; Matlab

stosując format:
Nowe wyszukiwanie