Wynik wyszukiwania
Zapytanie: FSM
Liczba odnalezionych rekordów: 11



Przejście do opcji zmiany formatu | Wyświetlenie wyników w wersji do druku | Pobranie pliku do edytora | Przesłanie wyników do modułu analizy | excel | Nowe wyszukiwanie
1/11
Nr opisu: 0000128909   
A technology mapping of FSMs based on a graph of excitations and outputs.
[Aut.]: Marcin Kubica, Dariusz Kania, Józef Kulisz.
-IEEE Access 2019 vol. 7, s. 16123-16131, bibliogr. 35 poz.. Impact Factor 3.557. Punktacja MNiSW 25.000

CPLD ; FSM ; optymalizacja wielopoziomowa ; mapowanie technologii

CPLD ; FSM ; multi-level optimization ; technology mapping

2/11
Nr opisu: 0000127790
Logic synthesis of low power FSM for LUT-based FPGA.
[Aut.]: Marcin Kubica, K. Kajstura, Dariusz Kania.
W: International Conference of Computational Methods in Sciences and Engineering 2018 (ICCMSE 2018), Thessaloniki, Greece, 14-18 March 2018. Eds. Theodore E. Simos, Zacharoula Kalogiratou and Theodore Monovasilis. Melville : American Institute of Physics, 2018, art. no. 080009, bibliogr. 16 poz. (AIP Conference Proceedings ; vol. 2040)

FSM ; projektowanie energooszczędne ; układ sekwencyjny ; kodowanie stanów ; odwzorowanie technologiczne

FSM ; low power design ; sequential circuit ; state assignment ; technology mapping

3/11
Nr opisu: 0000120862
A technology mapping based on graph of excitations and outputs for finite state machines.
[Aut.]: Dariusz Kania, Józef Kulisz.
W: Proceedings of the International Conference of Computational Methods in Sciences and Engineering. ICCMSE 2017, Thessaloniki, Greece, 21-25 April 2017. Eds. T. E. Simos, T. Monovasilis, Z. Kalogiratou. Melville : American Institute of Physics, 2017, art. no. 120006, bibliogr. 13 poz. (AIP Conference Proceedings ; vol. 1906, iss. 1 0094-243X)

FSM ; synteza logiczna ; partycjonowanie ; PLD ; odwzorowanie technologiczne

FSM ; logic synthesis ; partitioning ; PLD ; technology mapping

4/11
Nr opisu: 0000112477   
Binary tree-based low power state assignment algorithm.
[Aut.]: K. Kajstura, Dariusz Kania.
W: Proceedings of the International Conference of Computational Methods in Sciences and Engineering. ICCMSE 2016, Athens, Greece, 17-20 March 2016. Eds. Theodore E. Simos, Zacharoula Kalogiratou, Theodore Monovasilis. Melville : American Institute of Physics, 2016, 030007-1-030007-4, bibliogr. 10 poz. (AIP Conference Proceedings ; vol. 1790 0094-243X)

FSM ; kodowanie stanów ; niski układ zasilania ; układ sekwencyjny

FSM ; state assignment ; low power design ; sequential circuit

5/11
Nr opisu: 0000100644   
Komputerowo wspomagane projektowanie dydaktycznego, modułowego, elastycznego systemu produkcyjnego.
[Aut.]: Jolanta Krystek.
-Mechanik 2015 R. 88 nr 7, s. 443-452, bibliogr. 11 poz.
CD-ROM zawiera pełne teksty artykułów autorskich prezentowanych podczas XIX Międzynarodowej Szkoły Komputerowego Wspomagania, Wytwarzania i Eksploatacji, Jurata, maj 2015. Punktacja MNiSW 11.000

elastyczny system produkcyjny ; planowanie produkcji ; montaż ; ESP

flexible manufacturing system ; production planning ; assembly ; FSM

6/11
Nr opisu: 0000081174
Finite state machine logic synthesis for complex programmable logic devices.
[Aut.]: Robert Czerwiński, Dariusz Kania.
Berlin : Springer, 2013, XVI, 172 s.
(Lecture Notes in Electrical Engineering ; vol. 231 1876-1100)

CPLD ; FSM ; automat sekwencyjny ; optymalizacja logiczna ; synteza logiczna ; kodowanie stanów

CPLD ; FSM ; finite state machine ; logic optimization ; logic synthesis ; state assignment ; technology mapping

7/11
Nr opisu: 0000071035   
Area and speed oriented synthesis of FSMs for PAL-based CPLDs.
[Aut.]: Robert Czerwiński, Dariusz Kania.
-Microprocess. Microsyst. 2012 vol. 36 iss. 1, s. 45-61, bibliogr. 51 poz.. Impact Factor 0.549. Punktacja MNiSW 20.000

synteza logiczna ; FSM ; kodowanie stanów ; optymalizacja logiczna ; CPLD

logic synthesis ; FSM ; state assignment ; logic optimization ; CPLD

8/11
Nr opisu: 0000063602   
Synthesis method of high speed finite state machines.
[Aut.]: Robert Czerwiński, Dariusz Kania.
-Bull. Pol. Acad. Sci., Tech. Sci. 2010 vol. 58 no. 4, s. 635-644, bibliogr. 16 poz.. Impact Factor 0.945

FSM ; złożony programowalny układ elektroniczny ; CPLD ; optymalizacja logiczna ; bufor trójstanowy

FSM ; Complex Programmable Logic Device ; CPLD ; logic optimization ; three-state buffer

9/11
Nr opisu: 0000056461   
Synthesis of finite state machines for CPLDs.
[Aut.]: Robert Czerwiński, Dariusz Kania.
-Int. J. Appl. Math. Comput. Sci. 2009 vol. 19 nr 4, s. 647-659, bibliogr.. Impact Factor 0.684

złożony programowalny układ elektroniczny ; CPLD ; synteza logiczna ; FSM ; kodowanie stanów ; optymalizacja logiczna

Complex Programmable Logic Device ; CPLD ; logic synthesis ; FSM ; state assignment ; logic optimization

10/11
Nr opisu: 0000029353   
Synteza logiczna układów sekwencyjnych realizowanych w strukturach CPLD opisanych za pomocą języka VHDL.
[Aut.]: Robert Czerwiński, Dariusz Kania.
-Pomiary Autom. Kontr. 2007 nr 7, s. 45-47, bibliogr. 8 poz.

automat sekwencyjny ; FSM ; kodowanie stanów ; CPLD ; VHDL

finite state machine ; FSM ; state assignment ; CPLD ; VHDL

11/11
Nr opisu: 0000023425   
FSMs state encoding targeting at logic level minimization.
[Aut.]: Robert Czerwiński, Dariusz Kania, Józef Kulisz.
-Bull. Pol. Acad. Sci., Tech. Sci. 2006 vol. 54 no. 4, s. 479-487, bibliogr. 17 poz.

kodowanie stanów ; automat skończony ; FSM ; programowalna matryca logiczna ; złożony programowalny układ elektroniczny ; CPLD

state assignment ; finite state machine ; FSM ; Programmable Array Logic ; Complex Programmable Logic Device ; CPLD

stosując format:
Nowe wyszukiwanie