Wynik wyszukiwania
Zapytanie: 15TH IFAC CONFERENCE ON PROGRAMMABLE DEVICES AND EMBEDDED SYSTEMS
Liczba odnalezionych rekordów: 4



Przejście do opcji zmiany formatu | Wyświetlenie wyników w wersji do druku | Pobranie pliku do edytora | Przesłanie wyników do modułu analizy | excel | Nowe wyszukiwanie
1/4
Nr opisu: 0000125318   
Hardware mapping strategies of PLC programs in FPGAs.
[Aut.]: Adam Milik, Edward** Hrynkiewicz.
W: 15th IFAC Conference on Programmable Devices and Embedded Systems. PDeS 2018, Ostrava, Czech Republic, 23-25 May 2018. Ed. by Zdenek Slanina. Amsterdam : Elsevier, 2018, s. 131-137, bibliogr. 26 poz. (IFAC-PapersOnLine ; vol. 51, iss. 6 2405-8963)

PLC ; LD ; IL ; SFC ; FPGA ; harmonogramowanie ; odwzorowanie technologiczne ; przetwarzanie potokowe ; współdzielenie zasobów

PLC ; LD ; IL ; SFC ; FPGA ; scheduling ; mapping ; pipelining ; resource sharing

2/4
Nr opisu: 0000125329   
Module's overheating assessment with the use of supply current waveform analysis.
[Aut.]: Damian Grzechca, Paweł Rybka, Sebastian Temich.
W: 15th IFAC Conference on Programmable Devices and Embedded Systems. PDeS 2018, Ostrava, Czech Republic, 23-25 May 2018. Ed. by Zdenek Slanina. Amsterdam : Elsevier, 2018, s. 306-311, bibliogr. 10 poz. (IFAC-PapersOnLine ; vol. 51, iss. 6 2405-8963)

radar ; pomiar temperatury ; pozyskiwanie danych ; algorytm genetyczny ; sztuczna sieć neuronowa

radar ; temperature measurement ; data acquisition ; genetic algorithm ; artificial neural network

3/4
Nr opisu: 0000125326   
Spot defect analysis to identify the functional parameters of a Voltage Controlled Oscillator.
[Aut.]: Sebastian Temich, Damian Grzechca, Łukasz Chruszczyk, Krzysztof Tokarz.
W: 15th IFAC Conference on Programmable Devices and Embedded Systems. PDeS 2018, Ostrava, Czech Republic, 23-25 May 2018. Ed. by Zdenek Slanina. Amsterdam : Elsevier, 2018 (IFAC-PapersOnLine ; vol. 51, iss. 6 2405-8963)

elektronika analogowo-cyfrowa ; testowanie analogowo-cyfrowe ; oscylator sterowany napięciem ; algorytm genetyczny ; sztuczna sieć neuronowa ; wada punktowa

mixed-signal electronics ; mixed-signal testing ; voltage-controlled oscillator ; genetic algorithm ; artificial neural network ; spot defect

4/4
Nr opisu: 0000125325   
Technology mapping of multi-output function into LUT-based FPGA.
[Aut.]: Marcin Kubica, Adam Milik, Dariusz Kania.
W: 15th IFAC Conference on Programmable Devices and Embedded Systems. PDeS 2018, Ostrava, Czech Republic, 23-25 May 2018. Ed. by Zdenek Slanina. Amsterdam : Elsevier, 2018, s. 107-112, bibliogr. 24 poz. (IFAC-PapersOnLine ; vol. 51, iss. 6 2405-8963)

FPGA ; SMTBDD ; układ kombinacyjny ; dekompozycja ; synteza logiczna

FPGA ; SMTBDD ; combinational circuit ; decomposition ; logic synthesis

stosując format:
Nowe wyszukiwanie