Wynik wyszukiwania
Zapytanie: SUŁEK WOJCIECH
Liczba odnalezionych rekordów: 39



Przejście do opcji zmiany formatu | Wyświetlenie wyników w wersji do druku | Pobranie pliku do edytora | Przesłanie wyników do modułu analizy | excel | Nowe wyszukiwanie
1/39
Nr opisu: 0000127176   
Protograph based low-density parity-check codes design with mixed integer linear programming.
[Aut.]: Wojciech Sułek.
-IEEE Access 2019 vol. 7, s. 1424-1438, bibliogr. 51 poz.. Impact Factor 4.098. Punktacja MNiSW 100.000

kod LDPC ; kod niebinarny ; fotografia ; kod quasi regularny

low density parity check code ; nonbinary code ; photography ; quasi-cyclic code

2/39
Nr opisu: 0000128750   
Sprzętowa implementacja dekodera LDPC w strukturze FPGA.
[Aut.]: Mateusz Kuc, Wojciech Sułek, Dariusz Kania.
-Prz. Elektrot. 2019 R. 95 nr 3, s. 58-62, bibliogr. 18 poz.. Punktacja MNiSW 20.000

kod LDPC ; FPGA ; Min-Sun ; implementacja sprzętowa

LPDC ; FPGA ; Min-Sum ; hardware implementation

3/39
Nr opisu: 0000130639   
Virtual oversampling of sparse channel impulse response.
[Aut.]: Marcin Kucharczyk, Grzegorz Dziwoki, Jacek Izydorczyk, Wojciech Sułek, Bartłomiej Ulfik.
W: Computer networks. 26th International conference, CN 2019, Kamień Śląski, Poland, June 25-27, 2019. Proceedings. Eds. Piotr Gaj, Michał Sawicki, Andrzej Kwiecień. Cham : Springer International Publishing, 2019, s. 272-286, bibliogr. 22 poz. (Communications in Computer and Information Science ; vol. 1039 1865-0929)

korekcja kanału ; estymacja kanału ; oszczędne próbkowanie ; OFDM

channel equalization ; channel estimation ; compressive sensing ; OFDM

4/39
Nr opisu: 0000127473   
QC-LDPC Codes with fast encoding for error control in NAND flash memories.
[Aut.]: Wojciech Sułek, Marcin Kucharczyk.
W: 2018 International Conference on Signals and Electronic Systems (ICSES), Kraków, Poland, 10-12 September 2018. Eds. Witold Machowski, Jacek Stępień. Piscataway : IEEE, 2018, s. 37-42, bibliogr. 16 poz.

kody korekcji błędów ; kod LDPC ; kodowanie LDPC ; pamięć NAND flash ; kody QC-LDPC

error correction codes ; LDPC code ; LDPC encoding ; NAND flash ; QC-LDPC codes

5/39
Nr opisu: 0000121316
Kody blokowe.
[Aut.]: Wojciech Sułek.
W: MATLAB i podstawy telekomunikacji. Gliwice : Wydaw. Helion, 2017, 297-304, bibliogr. 2 poz.

Matlab ; kod blokowy ; kod Hamminga

Matlab ; block code ; Hamming code

6/39
Nr opisu: 0000115147
Kody i szyfry.
[Aut.]: Jacek Izydorczyk, Wojciech Sułek, Piotr Zawadzki.
Gliwice : Wydaw. Politechniki Śląskiej, 2017, 259 s., bibliogr.

teoria informacji ; kanał transmisyjny ; kompresja danych ; kodowanie nadmiarowe ; szyfrowanie

information theory ; transmission channel ; data compression ; redundant coding ; encryption

7/39
Nr opisu: 0000121317
Kody splotowe.
[Aut.]: Wojciech Sułek.
W: MATLAB i podstawy telekomunikacji. Gliwice : Wydaw. Helion, 2017, s. 305-314, bibliogr. 4 poz.

kod splotowy ; algorytm Viterbiego

convolutional code ; Viterbi algorithm

8/39
Nr opisu: 0000108286
Non-binary LDPC decoders design for maximizing throughput of an FPGA implementation.
[Aut.]: Wojciech Sułek.
-Circuits Systems Signal Process. 2016 vol. 35 iss. 11, s. 4060-4080, bibliogr. 34 poz.. Impact Factor 1.694. Punktacja MNiSW 25.000

kodowanie kontroli błędów ; kodowanie niebinarne ; dekodowanie LDPC ; implementacja dekodera ; kod LDPC

error control coding ; non-binary code ; LDPC decoding ; decoder implementation ; low-density parity-check code

9/39
Nr opisu: 0000108302   
Nonbinary quasi-regular QC-LDPC codes derived from cycle codes.
[Aut.]: Wojciech Sułek.
-IEEE Commun. Lett. 2016 vol. 20 iss. 9, s. 1705-1708, bibliogr. 11 poz.. Impact Factor 1.988. Punktacja MNiSW 30.000

kod quasi regularny ; kod LDPC ; kod niebinarny ; kod quasi-cykliczny

quasi-regular code ; low density parity check code ; nonbinary code ; quasi-cyclic code ; cage

10/39
Nr opisu: 0000108300   
Partial parallel encoding and algorithmic construction of non-binary structured IRA codes.
[Aut.]: Wojciech Sułek, Marcin Kucharczyk.
-China Commun. 2016 vol. 13 iss. 8, s. 103-116. Impact Factor 0.903. Punktacja MNiSW 15.000

projektowanie kodera LDPC ; kodowanie kanałowe ; kod LDPC ; niebinarny kod LDPC ; kod IRA ; kodowanie LDPC

LDPC encoder design ; channel coding ; LDPC code ; non-binary LDPC ; IRA code ; LDPC encoding

11/39
Nr opisu: 0000105642   
Column weights optimization for semi-regular nonbinary LDPC codes.
[Aut.]: Wojciech Sułek, Marcin Kucharczyk.
W: 2015 38th International Conference on Telecommunications and Signal Processing. TSP, July 9-11, 2015, Prague, Czech Republic. Piscataway : Institute of Electrical and Electronics Engineers, 2015, s. 172-176, bibliogr. 24 poz.

kodowanie kanałowe ; kod LDPC ; kod niebinarny ; graf Tannera ; rozkład wagi kolumny

channel coding ; LDPC code ; nonbinary code ; Tanner graph ; column weight distribution

12/39
Nr opisu: 0000099165   
Message quantization scheme for nonbinary LDPC decoder FPGA implementation.
[Aut.]: Wojciech Sułek.
-J. Commun. 2015 vol. 10 no. 1, s. 86-92, bibliogr. 24 poz.. Punktacja MNiSW 5.000

kod korekcji błędów ; kod LDPC ; kod niebinarny ; dekoder iteracyjny

error correction code ; LDPC code ; nonbinary code ; iterative decoder

13/39
Nr opisu: 0000101443   
Własności korekcyjne i efektywne kodowanie podklasy S-NB-IRA kodów LDPC.
[Aut.]: Wojciech Sułek.
-Prz. Telekom. 2015 R. 89 nr 9, dysk optyczny (CD-ROM) s. 1150-1155, bibliogr. 14 poz.
CD-ROM zawiera materiały z XXXI Krajowego Sympozjum Telekomunikacji i Teleinformatyki, Kraków, 16-18 września, 2015. Punktacja MNiSW 9.000

kod binarny ; kod S-NB-IRA ; kod niebinarny ; kodowanie ; algorytm macierzowy ; kod LDPC

binary code ; S-NB-IRA code ; nonbinary code ; coding ; matrix algorithm ; LDPC code

14/39
Nr opisu: 0000099152   
Wpływ gęstości macierzy kontrolnej na własności korekcyjne semi-regularnych niebinarnych kodów LDPC.
[Aut.]: Marcin Kucharczyk, Wojciech Sułek.
-Prz. Telekom. 2014 R. 87 nr 8-9, dysk optyczny (CD-ROM) s. 805-810, bibliogr. 12 poz.
CD-ROM zawiera materiały z XXX Krajowego Sympozjum Telekomunikacji i Teleinformatyki KSTiT'2014, Poznań, 3-5 września 2014 r.. Punktacja MNiSW 9.000

kod LDPC ; macierz kontrolna

LDPC code ; control matrix

15/39
Nr opisu: 0000090827   
Construction of structured nonbinary low-density parity-check codes.
[Aut.]: Wojciech Sułek, Marcin Kucharczyk, Grzegorz Dziwoki.
-Int. J. e-Educ. e-Bus. e-Manage. e-Learn. [online] 2013 vol. 3 no. 5, s. 402-406, bibliogr. 19 poz.. Punktacja MNiSW 5.000

kod LDPC ; kod niebinarny ; kod strukturalny ; graf Tannera

LDPC code ; nonbinary code ; structured code ; Tanner graph

16/39
Nr opisu: 0000090756   
GF(q) LDPC decoder design for FPGA implementation.
[Aut.]: Wojciech Sułek, Marcin Kucharczyk, Grzegorz Dziwoki.
W: IEEE 10th Consumer Communications and Networking Conference. CCNC 2013, Las Vegas, 11-14 January 2013. Piscataway : Institute of Electrical and Electronics Engineers, 2013, s. 460-465, bibliogr. 17 poz.

kanał AWGN ; pole Galois ; kod binarny ; kod blokowy ; dekodowanie ; FPGA ; kod kontroli parzystości ; kluczowanie z przesunięciem fazy

AWGN channel ; Galois field ; binary code ; block code ; decoding ; field programmable gate arrays ; parity check code ; phase shift keying

17/39
Nr opisu: 0000090888   
Niebinarne kody LDPC zorientowane na implementację sprzętową.
[Aut.]: Wojciech Sułek, Grzegorz Dziwoki, Marcin Kucharczyk.
-Prz. Telekom. 2013 R. 86 nr 8/9, dysk optyczny (CD-ROM) s. 1003-1010, bibliogr. 21 poz.
CD-ROM zawiera materiały z Krajowego Sympozjum Telekomunikacji i Teleinformatyki KSTiT'2013, Gdańsk, 4-6.09.2013. Punktacja MNiSW 9.000

kod LDPC ; kod niebinarny ; graf Tannera

LDPC code ; nonbinary code ; Tanner graph

18/39
Nr opisu: 0000090814
OFDM transmission with non-binary LDPC coding in wireless networks.
[Aut.]: Grzegorz Dziwoki, Marcin Kucharczyk, Wojciech Sułek.
W: Computer networks. CN 2013. 20th International conference, Lwówek Śląski, Poland, June 17-21, 2013. Proceedings. Eds: Andrzej Kwiecień, Piotr Gaj, Piotr Stera. Berlin : Springer-Verlag, 2013, s. 222-231, bibliogr. 13 poz. (Communications in Computer and Information Science ; 370 1865-0929)

sieć bezprzewodowa ; warstwa fizyczna ; modulacja OFDM ; kod LDPC

wireless network ; physical layer ; OFDM modulation ; LDPC code

19/39
Nr opisu: 0000090818   
Subchannel ordering scheme for LDPC-coded OFDM transmission over selective channels.
[Aut.]: Grzegorz Dziwoki, Wojciech Sułek.
W: 36th International Conference on Telecommunications and Signal Processing. TSP, Rome, Italy, July, 2-4 2013. Piscataway : Institute of Electrical and Electronics Engineers, 2013, s. 66-70, bibliogr. 11 poz.

przeplatanie ; modulacja OFDM ; kodowanie LDPC ; transmisja bezprzewodowa

interleaving ; OFDM modulation ; LDPC coding ; wireless transmission

20/39
Nr opisu: 0000077371   
On the overflow problem in finite precision turbo decoding message passing.
[Aut.]: Wojciech Sułek.
-IEEE Trans. Commun. 2012 vol. 60 no. 5, s. 1253-1259, bibliogr. 28 poz.. Impact Factor 1.750. Punktacja MNiSW 35.000

dekodowanie iteracyjne ; błąd przepełnienia ; kod LDPC

iterative decoding ; overflow error ; LDPC code

21/39
Nr opisu: 0000065644   
Modyfikacja grafu wyjść poprawiająca efektywność wykorzystania iloczynów w strukturze programowalnej.
[Aut.]: Marcin Kubica, Wojciech Sułek, Dariusz Kania.
-Elektronika 2011 R. 52 nr 4, s. 122-125, bibliogr. 4 poz.. Punktacja MNiSW 6.000

synteza logiczna ; układ CPLD ; graf wyjść

logic synthesis ; CPLD structure ; Complex Programmable Logic Device (CPLD) ; graph's node

22/39
Nr opisu: 0000067264   
Pipeline processing in low-density parity-check codes hardware decoder.
[Aut.]: Wojciech Sułek.
-Bull. Pol. Acad. Sci., Tech. Sci. 2011 vol. 59 no. 2, s. 149-155, bibliogr. 15 poz.. Impact Factor 0.966. Punktacja MNiSW 30.000

rurociąg ; kod LDPC ; kodowanie kanałowe

pipeline ; LDPC code ; channel coding

23/39
Nr opisu: 0000063708   
Sieć Banyana w implementacji sprzętowej dekodera LDPC.
[Aut.]: Wojciech Sułek.
-Pomiary Autom. Kontr. 2011 vol. 57 nr 1, s. 36-38, bibliogr. 7 poz.. Punktacja MNiSW 7.000

sieć Banyana ; kod kanałowy ; kod LDPC ; dekoder iteracyjny ; sieć połączeń

Banyan network ; error-correcting code ; LDPC code ; iterative decoder ; interconnection network

24/39
Nr opisu: 0000068985
Banyan switch applied for LDPC decoder FPGA implementation.
[Aut.]: Wojciech Sułek.
W: Proceedings of IFAC Workshop on Programmable Devices and Embedded Systems. PDeS 2010, Pszczyna, Poland, 6-8 October 2010. Gliwice : Institute of Electronics, 2010, s. 9-14

25/39
Nr opisu: 0000063170
Idle time reduction in TDMP implementation of LDPC decoder.
[Aut.]: Wojciech Sułek.
W: IEEE Region 8 International Conference on Computational Technologies in Electrical and Electronics Engineering. SIBIRCON-2010, Irkutsk Listvyanka, Russia, July 11-55, 2010. Proceedings. Piscataway : Institute of Electrical and Electronics Engineers, 2010, s. 44-49, bibliogr. 11 poz.

26/39
Nr opisu: 0000059300
Generacja macierzy kontrolnych kodów LDPC zorientowanych na implementację.
[Aut.]: Wojciech Sułek, Marcin Kucharczyk.
W: XXV Krajowe Sympozjum Telekomunikacji i Teleinformatyki. KSTiT'2009, Warszawa, 16-18 września 2009 r. [Dokument elektroniczny]. Warszawa : Wydaw. Czasopism i Książek Technicznych SIGMA-NOT, 2009, dysk optyczny (CD-ROM) s. 1155-1165, bibliogr. 16 poz. (Przegląd Telekomunikacyjny ; R. 83, nr 8/9 1230-3496)

kodowanie LDPC ; koder ; dekoder ; kodowanie kanałowe ; algorytm generacji kodów ; Matlab

LDPC coding ; coder ; decoder ; channel coding ; code generation algorithm ; Matlab

27/39
Nr opisu: 0000050841   
Konfigurowalny dekoder kodów LDPC implementowany w układzie FPGA.
[Aut.]: Wojciech Sułek.
-Pomiary Autom. Kontr. 2009 vol. 55 nr 8, s. 606-608, bibliogr. 8 poz.

kod blokowy ; kodowanie kanałowe ; kod LDPC ; dekodowanie iteracyjne ; dekoder LDPC

block code ; channel coding ; LDPC code ; iterative decoding ; LDPC decoder

28/39
Nr opisu: 0000059018   
Seed graph expansion for construction of structured LDPC codes.
[Aut.]: Wojciech Sułek.
W: 6th International Symposium on Wireless Communication Systems. ISWCS 2009, Tuscany, Italy, 7-10 September 2009. Eds: G. Giambene [et al.]. Piscataway : Institute of Electrical and Electronics Engineers, 2009, s. 216-220, bibliogr. 17 poz.

29/39
Nr opisu: 0000057394
Transmission over UWB channels with OFDM system using LDPC coding.
[Aut.]: Grzegorz Dziwoki, Marcin Kucharczyk, Wojciech Sułek.
W: Photonics applications in astronomy, communications, industry and high-energy physics experiments 2009, Wilga, Poland, 25-31 May 2009. Eds: R. S. Romaniuk, K. S. Kulpa. Bellingham : SPIE - The International Society for Optical Engineering, 2009, s. 75021Q-1 - 75021Q-6, bibliogr. 14 poz. (Proceedings of SPIE ; vol. 7502 0277-786X)

30/39
Nr opisu: 0000047821   
Code construction algorithm for architecture aware LDPC codes with low-error-floor.
[Aut.]: Dariusz Kania, Wojciech Sułek.
W: 2008 IEEE Region 8 International Conference on Computational Technologies in Electrical and Electronics Engineering. SIBIRCON 2008, Novosibirsk, Russia, July 21-25, 2008. Proceedings. Piscataway : Institute of Electrical and Electronics Engineers, 2008, s. 1-6

kod korekcji błędów ; algebra macierzy ; kod kontroli parzystości ; teoria zbiorów ; turbo kody

error correction code ; matrix algebra ; parity check code ; set theory ; turbo codes

31/39
Nr opisu: 0000050995
Implementacja modułu sprzętowego dekodera kodów AA-LDPC.
[Aut.]: Wojciech Sułek.
W: Krajowe Sympozjum Telekomunikacji i Teleinformatyki. KSTiT'2008, Bydgoszcz, 10-12 września 2008 r. [Dokument elektroniczny]. Warszawa : Wydaw. Czasopism i Książek Technicznych SIGMA-NOT, 2008, dysk optyczny (CD-ROM) s. 1229-1240, bibliogr. 14 poz. (Przegląd Telekomunikacyjny ; R. 81, nr 8/9 1230-3496)

impedancja ; dekoder LDPC ; kodowanie kanałowe ; kod LDPC

impedance ; LDPC decoder ; channel coding ; LDPC code

32/39
Nr opisu: 0000048091   
Kody LDPC efektywnie dekodowane w strukturach programowalnych. Rozprawa doktorska.
[Aut.]: Wojciech Sułek.
Gliwice, 2008, 158 k., bibliogr. 126 poz.
Politechnika Śląska. Wydział Automatyki, Elektroniki i Informatyki. Promotor: dr hab. inż. Dariusz Kania

kodowanie LDPC ; dekodowanie ; układ programowalny ; korekcja błędu ; kanał telekomunikacyjny ; system transmisji danych

LDPC coding ; decoding ; programmable device ; error correction ; telecommunication channel ; data transmission system

33/39
Nr opisu: 0000031896
Simulation of LDPC codes using programmable logic devices.
[Aut.]: Wojciech Sułek.
W: International Workshop Control and Information Technology. IWCIT 2007, Ostrava, September 6th-7th, 2007. Ed. by V. Srovnal, Z. Slanina. VSB - Technical University of Ostrava. Faculty of Electrical Engineering and Computer Science. Department of Measurement and Control. Czech Republic, Institute of Electronics. Silesian Technical University. Gliwice. Poland. Ostrava : Vysoka Skola Banska - Technicka Univerzita, 2007, s. 177-182, bibliogr. 11 poz.

34/39
Nr opisu: 0000021413
Performance of reduced complexity decoding of LDPC codes with few quantization bits.
[Aut.]: Wojciech Sułek.
W: The Fifth International Workshop Control and Information Technology. IWCIT'06, Gliwice, 21-22 September 2006. Silesian University of Technology. Faculty of Automatic Control, Electronics and Computer Science. Institute of Electronics. [B.m.] : [b.w.], [2006], s. 222-227, bibliogr. 6 poz.

35/39
Nr opisu: 0000021653
Realizacja dekodera Viterbiego dla odbiornika bezprzewodowych sieci osobistych standardu IEEE 802.15.3.
[Aut.]: Wojciech Sułek.
W: Krajowe Sympozjum Telekomunikacji '2005, Bydgoszcz, 7-9 września 2005. [T.] A. Polska Akademia Nauk. Komitet Elektroniki i Telekomunikacji [i in.]. [Warszawa] : Instytut Telekomunikacji Politechniki Warszawskiej, [2005], s. 131-139, bibliogr. 5 poz.

36/39
Nr opisu: 0000013220   
Ultraszerokopasmowe bezprzewodowe sieci osobiste IEEE 802.15.
[Aut.]: Grzegorz Dziwoki, Paweł Badura, Wojciech Sułek.
-Prz. Telekom. 2005 R. 78 nr 7, s. 252-258, bibliogr. 21 poz.

komunikacja bezprzewodowa ; IEEE 802.15 ; komunikacja ultraszerokopasmowa

wireless communication ; IEEE 802.15 ; ultra-wideband communication

37/39
Nr opisu: 0000021300
Viterbi algorithm applied to the IEEE 802.15.3 receiver.
[Aut.]: Wojciech Sułek.
W: The 6th International Conference on Digital Signal Processing and Multimedia Communications. Proceedings of the DSP-MCOM 2005, Kosice, Slovak Republik, September 13-14, 2005. Kosice : Technicka Univerzita v Kosicach, 2005, s. 182-185

38/39
Nr opisu: 0000013760
Area efficient cascade architecture of FIR filter for FPGA devices.
[Aut.]: Wojciech Sułek.
W: Proceedings of IFAC Workshop on Programmable Devices and Systems. PDS 2004, Cracow, November 18th -19th, 2004. [Gliwice] : [Instytut Elektroniki. Wydział Automatyki, Elektroniki i Informatyki Politechniki Śląskiej], [2004], s. 407-410

przetwarzanie sygnałów ; filtr cyfrowy ; kwantyzacja ; błąd

signal processing ; digital filter ; quantization ; error

39/39
Nr opisu: 0000021218
Projektowanie niskowrażliwych struktur filtrów cyfrowych opisanych równaniami stanu.
[Aut.]: Wojciech Sułek.
W: XX Krajowe Sympozjum Telekomunikacji '2004, Bydgoszcz, 8-10 września 2004. T. A. Polska Akademia Nauk. Komitet Elektroniki i Telekomunikacji [i in.]. [Warszawa] : Instytut Telekomunikacji Politechniki Warszawskiej, [2004], s. 268-275, bibliogr. 7 poz.

stosując format:
Nowe wyszukiwanie