Wynik wyszukiwania
Zapytanie: PUŁKA ANDRZEJ
Liczba odnalezionych rekordów: 91



Przejście do opcji zmiany formatu | Wyświetlenie wyników w wersji do druku | Pobranie pliku do edytora | Przesłanie wyników do modułu analizy | excel | Nowe wyszukiwanie
1/91
Nr opisu: 0000127495   
40 nm CMOS implementation of basic building blocks for programmable current mode devices.
[Aut.]: Andrzej Malcher, Adam Kristof, Andrzej Pułka.
W: 2018 International Conference on Signals and Electronic Systems (ICSES), Kraków, Poland, 10-12 September 2018. Eds. Witold Machowski, Jacek Stępień. Piscataway : IEEE, 2018, s. 27-32, bibliogr. 18 poz.

symulacja układów analogowych ; wdrażanie CMOS ; wtórniki sygnału

analog circuits simulation ; CMOS implementation ; signal followers

2/91
Nr opisu: 0000127463   
BioCircuit - a hardware based methodology for protein recognition.
[Aut.]: Dominik Gajda, Andrzej Pułka.
W: 2018 International Conference on Signals and Electronic Systems (ICSES), Kraków, Poland, 10-12 September 2018. Eds. Witold Machowski, Jacek Stępień. Piscataway : IEEE, 2018, s. 289-294, bibliogr. 16 poz.

algorytm BLAST ; programowanie dynamiczne ; implementacja FPGA ; wyszukiwanie białka ; dopasowanie sekwencji

BLAST algorithm ; dynamic programming ; FPGA implementation ; protein searching ; sequence alignment

3/91
Nr opisu: 0000127486   
JumpSAT based system verification scenarios.
[Aut.]: Andrzej Pułka.
W: 2018 International Conference on Signals and Electronic Systems (ICSES), Kraków, Poland, 10-12 September 2018. Eds. Witold Machowski, Jacek Stępień. Piscataway : IEEE, 2018, 301-306, bibliogr. 18 poz.

weryfikacja formalna ; badanie spełnialności logicznej ; weryfikacja oparta na analizie spełnialności funkcji

formal verification ; SAT solving ; SAT-based verification

4/91
Nr opisu: 0000127501   
Real-time control and data acquisition of dust research combustion chamber using HMI panel.
[Aut.]: Sebastian Orzechowski, Andrzej Malcher, Andrzej Pułka.
W: 2018 International Conference on Signals and Electronic Systems (ICSES), Kraków, Poland, 10-12 September 2018. Eds. Witold Machowski, Jacek Stępień. Piscataway : IEEE, 2018, s. 295-300, bibiogr. 17 poz.

wirtualny układ sterowania ; HMI ; programowalny sterownik logiczny ; komora paleniskowa ; PID ; Przemysł 4.0

real-time control system ; HMI ; programmable logic controller ; combustion chamber ; PID ; Industry 4.0

5/91
Nr opisu: 0000107586   
Preface.
[Aut.]: Andrzej Pułka.
-Microprocess. Microsyst. 2016 vol. 44, s. 1

6/91
Nr opisu: 0000111708
Some issues concerning design space exploration in time predictable embedded systems.
[Aut.]: Andrzej Pułka, Ł. Golly.
W: 2016 International Conference on Signals and Electronic Systems (ICSES), Kraków, Poland, 5-7 September 2016. Eds.: Witold Machowski and Jacek Stępień. Piscataway : IEEE, 2016, s. 231-236, bibliogr. 20 poz.

badanie przestrzeni projektowej ; system czasu rzeczywistego ; system wbudowany ; wielowątkowość ; wielozadaniowość ; urządzenia przewidywalne czasowo

design space exploration ; real-time system ; embedded system ; multithreading ; multitasking ; time predictable machine

7/91
Nr opisu: 0000100887
High level model of time predictable multitask control unit.
[Aut.]: Ł. Golly, Adam Milik, Andrzej Pułka.
W: [13th] IFAC Conference on Programmable Devices and Embedded Systems. PDeS 2015, Cracow, May 13th - 14th, 2015. Preprints. [B.m.] : [b.w.], 2015, s. 357-362, bibliogr. 18 poz.
Toż na CD-ROM

system czasu rzeczywistego ; system wbudowany ; system wieloprocesorowy ; przetwarzanie potokowe ; równoległość ; wielowątkowość ; wielozadaniowość ; urządzenia przewidywalne czasowo

real-time system ; embedded system ; multiprocessing system ; pipelining processing ; parallelism ; concurrency ; multithreading ; multitasking ; time predictable machine

8/91
Nr opisu: 0000101939   
High level model of time predictable multitask control unit.
[Aut.]: Ł. Golly, Adam Milik, Andrzej Pułka.
-IFAC-PapersOnLine 2015 vol. 48 iss. 4, s. 348-353, bibliogr.
Referat wygłoszony na: 13th IFAC and IEEE Conference on Programmable Devices and Embedded Systems PDES 2015. Ed. by Adam Milik

system czasu rzeczywistego ; system wbudowany ; system wieloprocesorowy ; przetwarzanie potokowe ; równoległość ; współbieżność ; wielowątkowość ; wielozadaniowość ; urządzenia przewidywalne czasowo

real-time system ; embedded system ; multiprocessing system ; pipelining processing ; parallelism ; concurrency ; multithreading ; multitasking ; time predictable machine

9/91
Nr opisu: 0000096128   
Introducing fuzzy default logic into WalkSAT algorithm.
[Aut.]: Andrzej Pułka, Adam Milik.
W: 2014 International Conference on Signals and Electronic Systems (ICSES), Poznań, Poland, 11-13 September 2014. Faculty of Electronics and Telecommunications. Poznan University of Technology. Poland. Piscataway : IEEE, 2014, s. 1-4, bibliogr. 13 poz.

spełnialność formuł logicznych ; CNF ; weryfikacja formalna ; wyszukiwarka heurystyczna ; badanie spełnialności logicznej

boolean satisfiability ; CNF ; formal verification ; heuristic search ; SAT solving

10/91
Nr opisu: 0000095873
Koncepcja przyrostowa algorytmu Smith-Watermana - realizacja sprzętowa.
[Aut.]: Andrzej Pułka, Adam Milik.
-Pr. Komis. Nauk. PAN Katow. 2014 nr 36/38, s. 81-83

11/91
Nr opisu: 0000096127   
On FPGA dedicated SFC synthesis and implementation according to IEC61131.
[Aut.]: Adam Milik, Andrzej Pułka.
W: 2014 International Conference on Signals and Electronic Systems (ICSES), Poznań, Poland, 11-13 September 2014. Faculty of Electronics and Telecommunications. Poznan University of Technology. Poland. Piscataway : IEEE, 2014, s. 1-4, bibliogr. 18 poz.

FPGA ; synteza wysokiego poziomu ; IL ; LD ; sterownik programowalny ; system rekonfiguracji ; SFC

FPGA ; high level synthesis ; IL ; LD ; programmable logic controller ; reconfigurable system ; SFC

12/91
Nr opisu: 0000095560   
Selection of search strategies for solving 3-SAT problems.
[Aut.]: Andrzej Pułka.
-Int. J. Appl. Math. Comput. Sci. 2014 vol. 24 no. 2, s. 283-297, bibliogr. 23 poz.. Impact Factor 1.227. Punktacja MNiSW 25.000

badanie spełnialności logicznej ; weryfikacja formalna ; CNF ; spełnialność formuł logicznych

SAT solving ; formal verification ; CNF ; boolean satisfiability

13/91
Nr opisu: 0000095523   
Synteza i implementacja układu sterowania w strukturze FPGA opisanego językiem SFC zgodnego z IEC61131.
[Aut.]: Adam Milik, Andrzej Pułka.
-Elektronika 2014 R. 55 nr 12, s. 17-20, bibliogr. 10 poz.. Punktacja MNiSW 8.000

układ sterowania ; FPGA ; SFC ; IEC 61131

control system ; FPGA ; SFC ; IEC 61131

14/91
Nr opisu: 0000090128   
Analysis of timing resources for highly predictable real-time systems models.
[Aut.]: Ł. Golly, Andrzej Pułka.
W: Mixed design of integrated circuits and systems. MIXDES 2013. Proceedings of the 20th international conference, Gdynia, Poland, 20-22 June 2013. Ed. by A. Napieralski. Łódź : Department of Microelectronics and Computer Science. Technical University of Łódź, 2013, s. 497-502, bibliogr. 11 poz.
Toż na CD-ROM

badanie przestrzeni projektowej ; elektroniczny system wbudowany ; koprojektowanie sprzętowo-programowe ; symulacja ; modelowanie ; projektowanie na poziomie systemowym

design space exploration ; electronic embedded systems ; hardware-software codesign ; simulation ; modelling ; system-level design

15/91
Nr opisu: 0000088980   
Time predictable systems based on pipeline processor with interleaving of hardware threads.
[Aut.]: Ł. Golly, Andrzej Pułka.
-Elektronika 2013 R. 54 nr 12, s. 36-40, bibliogr. 13 poz.. Punktacja MNiSW 8.000

system czasu rzeczywistego ; elektroniczny system wbudowany ; analiza czasowa ; system wielozadaniowy ; przetwarzanie potokowe

real time system ; electronic embedded system ; time-domain analysis ; multitasking system ; pipeline processing

16/91
Nr opisu: 0000078696   
Timing analysis of multitask systems in SystemC environment.
[Aut.]: Ł. Golly, Andrzej Pułka.
-Elektronika 2013 R. 54 nr 2, s. 17-22, bibliogr. 15 poz.. Punktacja MNiSW 8.000

język SystemC ; system wielozadaniowy

SystemC language ; multitasking system

17/91
Nr opisu: 0000082081
Dynamic rescheduling of tasks in time predictable embedded systems.
[Aut.]: Andrzej Pułka, Adam Milik.
W: Proceedings of 11th IFAC/IEEE International Conference on Programmable Devices and Embedded Systems. PDeS'2012, Brno, May 23th-25th, 2012. [Brno] : [Brno University of Technology. Faculty of Electrical Engineering and Communication], 2012, s. 280-285, bibliogr. 13 poz.

system czasu rzeczywistego ; system wbudowany ; system wieloprocesorowy ; równoległość ; współbieżność ; wielotorowość ; wielozadaniowość

real time system ; embedded system ; multiprocessing system ; parallelism ; concurrency ; multithreading ; multitasking

18/91
Nr opisu: 0000081553
Hardware implementation of fuzzy default logic.
[Aut.]: Andrzej Pułka, Adam Milik.
W: Human-computer systems interaction. Backgrounds and applications 2. Pt. 2. Eds: Z. S. Hippe, J. L. Kulikowski, T. Mroczek. Berlin : Springer, 2012, s. 325-343, bibliogr. 11 poz. (Advances in Intelligent and Soft Computing ; vol. 99 1867-5662)

19/91
Nr opisu: 0000071089   
Measurement aspects of genome pattern investigations. Hardware implementation.
[Aut.]: Andrzej Pułka, Adam Milik.
-Metrol. Meas. Syst. 2012 vol. 19 nr 1, s. 49-62, bibliogr. 22 poz.. Impact Factor 0.982. Punktacja MNiSW 20.000

rozpoznawanie wzorców ; programowanie dynamiczne ; przetwarzanie potokowe ; DNA ; macierz systoliczna

pattern recognition ; dynamic programming ; pipeline processing ; DNA ; systolic array

20/91
Nr opisu: 0000081542   
Multitask real-time systems modeling in systemC.
[Aut.]: Ł. Golly, Andrzej Pułka.
W: International Conference on Signals and Electronic Systems. ICSES 2012, Wrocław, Poland, September 18-21, 2012. The conference proceedings. Ed. by Zbigniew Sołtys, Bartłomiej Golenko. [B.m.] : IEEE Computer Society, 2012, s. 1-6, bibliogr. 14 poz.

21/91
Nr opisu: 0000081545   
On strategies for solving of Boolean satisfiability problems.
[Aut.]: Andrzej Pułka.
W: International Conference on Signals and Electronic Systems. ICSES 2012, Wrocław, Poland, September 18-21, 2012. The conference proceedings. Ed. by Zbigniew Sołtys, Bartłomiej Golenko. [B.m.] : IEEE Computer Society, 2012, s. 1-6, bibliogr. 13 poz.

22/91
Nr opisu: 0000074611   
Techniki heurystyczne w modelowaniu i weryfikacji systemów elektronicznych. Wybrane zagadnienia.
[Aut.]: Andrzej Pułka.
Gliwice : Wydaw. Politechniki Śląskiej, 2012, 236 s., bibliogr. 251 poz.
(Monografia ; [Politechnika Śląska] nr 396)
Rozprawa habilitacyjna

projektowanie systemów elektronicznych ; modelowanie systemów elektronicznych ; metody heurystyczne ; system elektroniczny ; weryfikacja ; testowanie

electronic systems design ; electronic systems modelling ; heuristic methods ; electronic system ; verification ; testing

23/91
Nr opisu: 0000069619   
An effective SAT-solving mechanism with backtrack controlled by FDL.
[Aut.]: Andrzej Pułka.
-Elektronika 2011 R. 52 nr 12, s. 21-25, bibliogr. 15 poz.. Punktacja MNiSW 6.000

badanie spełnialności logicznej ; weryfikacja formalna ; FUDASAT ; CNF

SAT solving ; formal verification ; FUDASAT ; CNF

24/91
Nr opisu: 0000081575   
An effective SAT-solving mechanism with backtrack controlled by FDL.
[Aut.]: Andrzej Pułka.
W: Mixed design of integrated circuits and systems. MIXDES 2011. Proceedings of the 18th international conference, Gliwice, Poland, 16-18 June 2011. [Dokument elektroniczy]. [Ed. by A. Napieralski]. Wrocław : Department of Microelectronics and Computer Science. Technical University of Łódź, 2011, dysk optyczny (CD-ROM) s. 252-257, bibliogr. 15 poz.

spełnialność formuł logicznych ; CNF ; weryfikacja formalna ; badanie spełnialności logicznej

boolean satisfiability ; CNF ; formal verification ; SAT solving

25/91
Nr opisu: 0000071659   
An efficient hardware implementation of Smith-Waterman algorithm based on the incremental approach.
[Aut.]: Andrzej Pułka, Adam Milik.
-Int. J. Electron. Telecommun. 2011 vol. 57 no. 4, s. 489-496, bibliogr. 23 poz.. Punktacja MNiSW 8.000

mikromacierz DNA ; dopasowanie wzorca ; przetwarzanie potokowe ; synteza układów FPGA ; równoległość ; współbieżność ; system rekonfigurowalny ; programowanie dynamiczne ; macierz systoliczna

DNA-tile ; pattern matching ; pipelining ; FPGA synthesis ; parallelism ; concurrency ; reconfigurable system ; dynamic programming ; systolic array

26/91
Nr opisu: 0000076369   
Automatic implementation of arithmetic operation in reconfigurable logic controllers.
[Aut.]: Adam Milik, Andrzej Pułka.
W: 20th European Conference on Circuit Theory and Design. ECCTD 2011, Linkoping, Sweden, August 29-31, 2011. Piscataway : Institute of Electrical and Electronics Engineers, 2011, s. 721-724, bibliogr. 12 poz.

PLC ; FPGA ; synteza logiczna ; układ arytmetyczny ; układ rekonfigurowalny ; synteza wysokiego poziomu

PLC ; Field Programmable Gate Array ; logic synthesis ; arithmetic circuit ; reconfigurable hardware ; high level synthesis

27/91
Nr opisu: 0000081579   
Considerations on incremental approach to hardware implementation of Smith-Waterman algorithm.
[Aut.]: Andrzej Pułka, Adam Milik.
W: Mixed design of integrated circuits and systems. MIXDES 2011. Proceedings of the 18th international conference, Gliwice, Poland, 16-18 June 2011. [Dokument elektroniczy]. [Ed. by A. Napieralski]. Wrocław : Department of Microelectronics and Computer Science. Technical University of Łódź, 2011, dysk optyczny (CD-ROM) s. 283-288, bibliogr. 8 poz.

mikromacierz DNA ; programowanie dynamiczne ; synteza układów FPGA ; równoległość ; współbieżność ; montaż rurociągów ; rekonfiguracja systemu

DNA-tile ; dynamic programming ; FPGA synthesis ; parallelism ; concurrency ; pipelining ; reconfigurable system

28/91
Nr opisu: 0000063705   
Efektywna implementacja algorytmu wyszukiwania wzorców genetycznych.
[Aut.]: Adam Milik, Andrzej Pułka.
-Pomiary Autom. Kontr. 2011 vol. 57 nr 1, s. 15-18, bibliogr. 8 poz.. Punktacja MNiSW 7.000

programowanie dynamiczne ; metody numeryczne ; identyfikacja wzorców ; rozpoznawanie wzorców ; przetwarzanie równoległe ; przetwarzanie potokowe ; wzorzec genetyczny

dynamic programming ; numerical methods ; pattern identification ; pattern recognition ; parallel processing ; pipeline processing ; genome pattern

29/91
Nr opisu: 0000068348   
Implementacja wyrażeń arytmetycznych w rekonfigurowalnych sterownikach logicznych.
[Aut.]: Adam Milik, Andrzej Pułka.
-Pomiary Autom. Kontr. 2011 vol. 57 nr 8, s. 842-844, bibliogr. 10 poz.. Punktacja MNiSW 7.000

FPGA ; arytmetyka ; układ rekonfigurowalny ; PLC ; sterownik programowalny ; synteza logiczna wysokiego poziomu

Field Programmable Gate Array ; arithmetic ; reconfigurable hardware ; PLC ; programmable logic controller ; high level logic synthesis

30/91
Nr opisu: 0000081595   
SystemC hardware-software design and simulation platform based on AMBA bus.
[Aut.]: Andrzej Pułka, Ł. Golly, Adam Milik.
W: Mixed design of integrated circuits and systems. MIXDES 2011. Proceedings of the 18th international conference, Gliwice, Poland, 16-18 June 2011. [Dokument elektroniczy]. [Ed. by A. Napieralski]. Wrocław : Department of Microelectronics and Computer Science. Technical University of Łódź, 2011, dysk optyczny (CD-ROM) s. 644-649, bibliogr. 12 poz.

badanie przestrzeni projektowej ; elektroniczny system wbudowany ; koprojektowanie sprzętowo-programowe ; symulacja ; modelowanie ; projektowanie na poziomie systemowym

design space exploration ; electronic embedded system ; hardware-software codesign ; simulation ; modelling ; system-level design

31/91
Nr opisu: 0000065501   
Two heuristic algorithms for test point selection in analog circuit diagnoses.
[Aut.]: Andrzej Pułka.
-Metrol. Meas. Syst. 2011 vol. 18 nr 1, s. 115-128, bibliogr. 27 poz.. Impact Factor 0.764. Punktacja MNiSW 20.000

analogowy układ diagnostyki ; algorytm heurystyczny ; SALTO ; COSMO

analog circuit diagnosis ; heuristic algorithm ; SALTO ; COSMO

32/91
Nr opisu: 0000059497   
Analiza efektywności i kosztów sprzętowej realizacji filtrów cyfrowych o zadanej liniowej charakterystyce fazowej.
[Aut.]: Adam Milik, Andrzej Pułka, Jacek Konopacki.
-Elektronika 2010 R. 51 nr 9, s. 40-44, bibliogr. 9 poz.

filtr cyfrowy ; projektowanie układów cyfrowych ; układ FPGA

digital filter ; digital circuit design ; FPGA system

33/91
Nr opisu: 0000082641
Analiza efektywności i kosztów sprzętowej realizacji filtrów cyfrowych o zadanej liniowej charakterystyce fazowej.
[Aut.]: Adam Milik, Andrzej Pułka, Jacek Konopacki.
W: Dziewiąta Krajowa Konferencja Elektroniki, [Darłówko Wschodnie, 30.05-02.06.2010]. Materiały konferencji. [Gdańsk] : [Polskie Towarzystwo Elektrotechniki Teoretycznej i Stosowanej. Oddział Gdańsk], 2010, s. 62
Pełny tekst na CD-ROM

projektowanie filtrów cyfrowych ; projektowanie układów cyfrowych ; układ FPGA ; modelowanie ; symulacja ; współbieżność

digital filters design ; digital circuit design ; FPGA system ; modelling ; simulation ; concurrency

34/91
Nr opisu: 0000063514   
Dynamic reconfiguration of threads in real-time system working on precision time regime.
[Aut.]: Andrzej Pułka, Adam Milik.
W: International Conference on Signals and Electronic Systems. ICSES'10, Gliwice, Poland, September 7-10, 2010. Conference proceedings. Ed. Andrzej Pułka, Tomasz Golonek. Gliwice : [Politechnika Śląska. Wydział Automatyki, Elektroniki i Informatyki], 2010, s. 339-342, bibliogr. 10 poz.

35/91
Nr opisu: 0000062776   
Dynamiczna rekonfiguracja wątków w systemach czasu rzeczywistego pracującego w warunkach pełnej powtarzalności czasowej.
[Aut.]: Andrzej Pułka, Adam Milik.
-Elektronika 2010 R. 51 nr 12, s. 40-43, bibliogr. 10 poz.

system czasu rzeczywistego ; powtarzalność losowa ; system wielozadaniowy

real time system ; timing repeatability ; multitasking system

36/91
Nr opisu: 0000063463   
Fundamental cycles generation based on dynamic constructing of graph trees.
[Aut.]: Ł. Golly, Andrzej Pułka.
W: International Conference on Signals and Electronic Systems. ICSES'10, Gliwice, Poland, September 7-10, 2010. Conference proceedings. Ed. Andrzej Pułka, Tomasz Golonek. Gliwice : [Politechnika Śląska. Wydział Automatyki, Elektroniki i Informatyki], 2010, s. 197-200, bibliogr. 9 poz.

37/91
Nr opisu: 0000062779   
Generacja cykli fundamentalnych metodą dynamicznego budowania drzewa grafu.
[Aut.]: Andrzej Pułka, Ł. Golly.
-Elektronika 2010 R. 51 nr 12, s. 75-77, bibliogr. 9 poz.

teoria grafów ; teoria obwodów ; analiza symboliczna ; analogowy układ elektroniczny

graph theory ; circuit theory ; symbolic analysis ; analog electronic circuit

38/91
Nr opisu: 0000063218   
Hardware model of commonsense reasoning based on fuzzy default logic.
[Aut.]: Andrzej Pułka, Adam Milik.
W: 3rd International Conference on Human System Interaction. HSI 2010, Rzeszów, Poland, May 13-15, 2010. Conference proceedings. Piscataway : Institute of Electrical and Electronics Engineers, 2010, s. 34-41, bibliogr. 10 poz.

wnioskowanie potoczne ; programowalny układ logiczny ; logika niemonotoniczna

common-sense reasoning ; programmable logic device ; non-monotonic logic

39/91
Nr opisu: 0000063374   
Hardware oriented optimization of Smith-Waterman algorithm.
[Aut.]: Adam Milik, Andrzej Pułka.
W: International Conference on Signals and Electronic Systems. ICSES'10, Gliwice, Poland, September 7-10, 2010. Conference proceedings. Ed. Andrzej Pułka, Tomasz Golonek. Gliwice : [Politechnika Śląska. Wydział Automatyki, Elektroniki i Informatyki], 2010, s. 319-322, bibliogr. 9 poz.

40/91
Nr opisu: 0000070310   
NALUPES - natural language understanding and processing expert system.
[Aut.]: Andrzej Pułka.
W: Expert Systems. Ed. by P. Vizureanu. Vukovar : InTech, 2010, s. 17-34, bibliogr. 30

41/91
Nr opisu: 0000068982
On efficient implementation of search algorithm for genome patterns.
[Aut.]: Adam Milik, Andrzej Pułka.
W: Proceedings of IFAC Workshop on Programmable Devices and Embedded Systems. PDeS 2010, Pszczyna, Poland, 6-8 October 2010. Gliwice : Institute of Electronics, 2010, s. 37-42

42/91
Nr opisu: 0000062782   
Strategia weryfikacji systemu na chipie oparta na mechaniźmie FDL.
[Aut.]: Andrzej Pułka.
-Elektronika 2010 R. 51 nr 12, s. 87-90, bibliogr. 13 poz.

weryfikacja formalna ; elektroniczny system wbudowany ; asercja ; SystemVerilog

formal verification ; electronic embedded system ; assertion ; SystemVerilog

43/91
Nr opisu: 0000063373   
System on chip verification strategy based on FDL mechanism.
[Aut.]: Andrzej Pułka.
W: International Conference on Signals and Electronic Systems. ICSES'10, Gliwice, Poland, September 7-10, 2010. Conference proceedings. Ed. Andrzej Pułka, Tomasz Golonek. Gliwice : [Politechnika Śląska. Wydział Automatyki, Elektroniki i Informatyki], 2010, s. 355-358, bibliogr. 13 poz.

44/91
Nr opisu: 0000059032
A heterogenous approach to symbolic calculations based on structural numbers.
[Aut.]: Andrzej Pułka, Ł. Golly.
W: 16th IEEE International Conference on Electronics, Circuits and Systems. ICECS 2009, Yasmine Hammamet, Tunisia, 13-16 December 2009. Piscataway : Institute of Electrical and Electronics Engineers, 2009, s. 163-166, bibliogr. 8 poz.

45/91
Nr opisu: 0000058972   
Decision supporting system based on fuzzy default reasoning.
[Aut.]: Andrzej Pułka.
W: 2nd Conference on Human System Interactions. HSI '09, Catania, Italy, 21-23 May 2009. Proceedings. Ed. by L. Lo Bello and G. Iannizzotto. Piscataway : Institute of Electrical and Electronics Engineers, 2009, s. 32-39, bibliogr. 15 poz.

wnioskowanie potoczne ; logika niemonotoniczna ; programowanie logiczne ; niepewność

common-sense reasoning ; non-monotonic logic ; logic programming ; uncertainty

46/91
Nr opisu: 0000059033   
Multithread RISC architecture based on programmable interleaved pipelining.
[Aut.]: Andrzej Pułka, Adam Milik.
W: 16th IEEE International Conference on Electronics, Circuits and Systems. ICECS 2009, Yasmine Hammamet, Tunisia, 13-16 December 2009. Piscataway : Institute of Electrical and Electronics Engineers, 2009, s. 647-650, bibliogr. 11 poz.

mechanizm wielowątkowości ; architektura równoległa

multithread processing ; parallel architecture

47/91
Nr opisu: 0000059332   
Polish speech processing expert system incorporated into the EDA tool.
[Aut.]: Piotr Kłosowski, Andrzej Pułka.
W: Human-computer systems interaction. Backgrounds and applications. Eds: Z. S. Hippe, J. L. Kulikowski. Berlin : Springer, 2009, s. 281-293, bibliogr. 17 poz. (Advances in Intelligent and Soft Computing ; vol. 60 1867-5662)

48/91
Nr opisu: 0000058966   
The idea of time predictable architecture based on programmable interleaved pipelining.
[Aut.]: Andrzej Pułka, Adam Milik.
W: Proceedings of the 2009 Conference on Design & Architectures for Signal and Image Processing. DASIP'09, Sophia Antipolis, France, September 22-24, 2009. Eds: M. Mattavelli [et al.]. [B.m.] : [b.w.], 2009, s. 172-179, bibliogr. 15 poz.

49/91
Nr opisu: 0000059051
The reconfigurable hardware accelerator for searching genome patterns.
[Aut.]: Adam Milik, Andrzej Pułka.
W: Preprints of IFAC Workshop on Programmable Devices and Embedded Systems. PDES 2009, Roznov pod Radhostem, February 10th - 12th, 2009. Ostrava : [b.w.], 2009, s. 33-38, bibliogr. 8 poz.

50/91
Nr opisu: 0000050843   
Wielordzeniowa jednostka centralna sterownika logicznego z czasowo-deterministycznym oprogramowaniem.
[Aut.]: Adam Milik, Andrzej Pułka.
-Pomiary Autom. Kontr. 2009 vol. 55 nr 8, s. 681-683, bibliogr. 6 poz.

sterownik programowalny ; PLC ; maszyna deterministyczna czasowo ; FPGA ; system wieloprocesorowy

programmable logic controller ; PLC ; precision timed CPU ; FPGA ; multiprocessor system

51/91
Nr opisu: 0000049103   
A new hardware algorithm for searching genome patterns.
[Aut.]: Andrzej Pułka, Adam Milik.
W: International Conference on Signals and Electronic Systems. ICSES'08, Kraków, Poland, September 14-17, 2008. Proceedings. [Kraków] : [Department of Electronics. AGH University of Science and Technology], 2008, s. 181-184, bibliogr. 8 poz.

programowanie dynamiczne ; biologia obliczeniowa ; wzorzec ; FPGA ; przetwarzanie równoległe

dynamic programming ; computational biology ; pattern ; FPGA ; parallel processing

52/91
Nr opisu: 0000047965   
Complex mathematical models simulation on mixed HDL-simulink platform.
[Aut.]: Adam Milik, Andrzej Pułka.
W: Conference on Human Systems Interactions. HSI 2008, Kraków, Poland, May 25-27, 2008. Piscataway : Institute of Electrical and Electronics Engineers, 2008, s. 380-385, bibliogr. 14 poz.

system wbudowany ; współprojektowanie oprogramowania i sprzętu ; poziom systemu ; modelowanie ; symulacja

embedded system ; Hw/Sw co-design ; system level ; modelling ; simulation

53/91
Nr opisu: 0000047899   
Polish semantic speech recognition expert system supporting electronic design system.
[Aut.]: Andrzej Pułka, Piotr Kłosowski.
W: Conference on Human Systems Interactions. HSI 2008, Kraków, Poland, May 25-27, 2008. Piscataway : Institute of Electrical and Electronics Engineers, 2008, s. 479-484, bibliogr. 15 poz.

system ekspertowy ; rozpoznawanie mowy ; rozumienie mowy ; przetwarzanie języka naturalnego ; system projektowania

expert system ; speech recognition ; speech understanding ; natural language processing ; design system

54/91
Nr opisu: 0000049110   
VEST - an intelligent tool for timing SoCs verification using UML timing diagrams.
[Aut.]: Andrzej Pułka, Adam Milik.
W: Forum on Specification, Verification and Design Languages. FDL'08, Stuttgart, Germany, September 23-25, 2008. Picataway : Institute of Electrical and Electronics Engineers, 2008, s. 118-123, bibliogr. 21 poz.

55/91
Nr opisu: 0000041678   
A common-sense based approach to the automated test-point selection in fault diagnosis.
[Aut.]: Andrzej Pułka, Jerzy** Rutkowski.
W: European Conference on Circuit Theory and Design. ECCTD 2007, Sevilla, Spain, 26-30 August 2007. Piscataway : Institute of Electrical and Electronics Engineers, 2007, s. 838-841, bibliogr. 18 poz.

56/91
Nr opisu: 0000031867   
A heuristic approach to system-level design problems.
[Aut.]: Andrzej Pułka.
W: Mixed design of integrated circuits and systems. MIXDES 2007. Proceedings of the 14th international conference, Ciechocinek, Poland, 21-23 June 2007. Ed. by A. Napieralski. [Łódź] : [Politechnika Łódzka. Wydział Elektrotechniki i Elektroniki. Katedra Mikroelektroniki i Technik Informatycznych], 2007, s. 189-194, bibliogr. 24 poz.

projektowanie na poziomie systemowym ; SystemC ; modelowanie na poziomie transakcji ; ponowne wykorzystanie projektu

system-level design ; SystemC ; transaction level modelling ; design reuse

57/91
Nr opisu: 0000040360   
A heuristic fault dictionary reduction methodology.
[Aut.]: Andrzej Pułka.
W: 14th IEEE International Conference on Electronics, Circuits and Systems. ICECS 2007, Marrakech, Morocco, December 11-14, 2007. Piscataway : Institute of Electrical and Electronics Engineers, 2007, s. 1115-1118, bibliogr. 20 poz.

układ analogowy ; niezawodność obwodu ; diagnostyka uszkodzeń

analogue circuit ; circuit reliability ; fault diagnosis

58/91
Nr opisu: 0000083922
Common HDL-Matlab simulation environment.
[Aut.]: Adam Milik, Andrzej Pułka.
W: Forum on Specification and Design Languages. FDL'07, Barcelona, Spain, September 18-20, 2007. [B.m.] : [b.w.], 2007, s. 68-73, bibliogr. 20 poz.

59/91
Nr opisu: 0000040683
Podstawy projektowania układów logicznych i komputerów. Z jęz. ang. przeł. Andrzej Pułka.
[Aut.]: M. M. Mano, Ch. R. Kime.
Warszawa : Wydaw. Naukowo-Techniczne, 2007, 752 s., bibliogr.

60/91
Nr opisu: 0000017971
Automated selection of embedded functions for SoC models based on IPs library.
[Aut.]: Andrzej Pułka.
W: Proceedings of IFAC Workshop on Programmable Devices and Embedded Systems. PDeS 2006, Brno, February 14th - 16th, 2006. [Brno] : [Brno University of Technology], [2006], s. 389-394, bibliogr. 23 poz.

61/91
Nr opisu: 0000031525
Modeling and simulation of communications issues of DSPs in electronic embedded systems.
[Aut.]: Andrzej Pułka.
W: International Conference on Signals and Electronic Systems. ICSES'06, Łódź, Poland, September 17-20, 2006. Conference proceedings. Institute of Circuit Theory, Metrology and Materials Science of the Technical Unifersity of Łódź, Poland [et al.]. [Łódź] : [Instytut Elektrotechniki Teoretycznej, Metrologii i Materiałoznawstwa Politechniki Łódzkiej], [2006], s. 523-526

62/91
Nr opisu: 0000031527   
SystemC models generation based on libraries of templates.
[Aut.]: Andrzej Pułka.
W: 2006 IEEE International Symposium on Circuits and Systems. ISCAS 2006, Island of Kos, May 21-24, 2006. Proceedings. Piscataway : Institute of Electrical and Electronics Engineers, 2006, s. 2693-2696, bibliogr. 17 poz.

sterowanie automatyczne ; elektronika użytkowa ; sprzęt elektroniczny ; poczta elektroniczna ; system wbudowany ; silnik ; biblioteka ; modelowanie zorientowane obiektowo ; projektowanie na poziomie systemowym

automatic control ; consumer electronics ; electrical equipment ; electronic mail ; embedded system ; engine ; library ; object oriented modelling ; system-level design

63/91
Nr opisu: 0000087166
Język VHDL. Projektowanie programowalnych układów logicznych. Z ang. przeł. Andrzej Kazimierz Pułka.
[Aut.]: K. Skahill. Wyd. 2.
Warszawa : Wydaw. Naukowo-Techniczne, 2004, 640 s., bibliogr.

VHDL ; układ logiki programowalnej ; projektowanie wspomagane komputerowo

VHDL ; programmable logic device ; computer aided design

64/91
Nr opisu: 0000014654
Proceedings of IFAC Workshop on Programmable Devices and Systems. PDS 2004, Cracow, November 18th-19th, 2004. Eds: A. Pułka, E. Hrynkiewicz, P. Kłosowski.
[Gliwice] : [Instytut Elektroniki. Wydział Automatyki, Elektroniki i Informatyki Politechniki Śląskiej], [2004]

65/91
Nr opisu: 0000010642
Transaction level models analyzer in PROLOG.
[Aut.]: Andrzej Pułka.
W: Proceedings of IFAC Workshop on Programmable Devices and Systems. PDS 2004, Cracow, November 18th -19th, 2004. [Gliwice] : [Instytut Elektroniki. Wydział Automatyki, Elektroniki i Informatyki Politechniki Śląskiej], [2004], s. 278-283, bibliogr. 18 poz.

system wbudowany ; VLSI ; system ; projektowanie ; sprzęt komputerowy ; dekompozycja ; podzespół ; optymalizacja

embedded system ; VLSI ; system ; designing ; hardware ; decomposition ; component ; optimization

66/91
Nr opisu: 0000018251
Methodology for generation of behavioural models in VHDL-AMS.
[Aut.]: Andrzej Pułka, R. Nadobny.
W: Mixed design of integrated circuits and systems. MIXDES 2003. Proceedings of the 10th international conference, Łódź, Poland, 26-28 June 2003. Ed. A. Napieralski. Łódź : [b.w.], 2003, s. 433-436

67/91
Nr opisu: 0000087593
BDD based methodology for VHDL code minimization.
[Aut.]: Andrzej Pułka.
W: Proceedings of the International Conference on Signals and Electronic Systems. ICSES'2002, Wrocław-Świeradów Zdrój, Poland, 24-27 September 2002. Wrocław : Wrocławskie Towarzystwo Naukowe, 2002, s. 169-174

68/91
Nr opisu: 0000087601
Efficient modeling of analog and mixed A/D systems via piece-wise linear technique.
[Aut.]: Jerzy** Dąbrowski, Andrzej Pułka.
W: Electronic chips & systems design languages. Ed. J. Mermet. Boston : Kluwer Acadmic Publisher, 2001, s. 43-54, bibliogr. 15 poz.

69/91
Nr opisu: 0000087167
Język VHDL b. Projektowanie programowalnych układów logicznych. Z ang. przeł. Andrzej Kazimierz Pułka.
[Aut.]: K. Skahill.
Warszawa : Wydaw. Naukowo-Techniczne, 2001, 640 s., bibliogr.

70/91
Nr opisu: 0000087605
Modeling Assistant - a flexible VCM generator in VHDL.
[Aut.]: Andrzej Pułka.
W: Virtual components design and reuse. Ed. Ralf Seepold, Natividad Martinez. Dordrecht : Kluwer Academic Publisher, 2001, s. 171-182

71/91
Nr opisu: 0000003101
Some problems of reuse of analog VHDL models based on PWL technique.
[Aut.]: Andrzej Pułka.
W: Proceedings of the International Conference on Signals and Electronic Systems. ICSES '2000, Ustroń, Poland, 17-20 October 2000. [Gliwice] : [Institute of Electronics Silesian University of Technology], [2000], s. 415-420, bibliogr. 7 poz.

72/91
Nr opisu: 0000087615
Automated generation of flexible and resable virtual component models in VHDL.
[Aut.]: Andrzej Pułka.
W: Second International Forum on Design Languages. FDL'99, Lyon, France, 22-24.09.1999. Proceedings. [Lyon] : SIG-VHDL & ECSI, 1999, s. 423-432

73/91
Nr opisu: 0000087613
Experiences with modeling analog and mixed A/D systems based on PWL technique.
[Aut.]: Jerzy** Dąbrowski, Andrzej Pułka.
W: Design, automation and test in Europe. DATE, Munich, Germany, March 9-12,1999. Proceedings. Eds: D. Borrione, R. Ernst. Los Alamitos : IEEE Computer Society, 1999, s. 790-791

74/91
Nr opisu: 0000087633   
Discrete approach to PWL analog modeling in VHDL environment.
[Aut.]: Jerzy** Dąbrowski, Andrzej Pułka.
-Analog Integr. Circuits Signal Process. 1998 vol. 16 iss. 2, s. 91-99, bibliogr. 12 poz.

modelowanie odcinkowo-liniowe ; modelowanie analogowe A/C ; modelowanie sygnałów mieszanych ; modelowanie analogowe na poziomie funkcjonalnym ; modelowanie analogowe VHDL

PWL modeling ; analog A/D modeling ; mixed signal modeling ; mixed A/D simulation ; functional-level analog modeling ; VHDL analog modeling

75/91
Nr opisu: 0000087630
Efficient modeling of analog and mixed A/D systems via piece-wise linear technique.
[Aut.]: Jerzy** Dąbrowski, Andrzej Pułka.
W: First International Forum on Design Languages. FDL'98, Lausanne, Switzerland, September 6-11, 1998. Vol. 1. Lausanne : Integrated Systems Center of the Swiss Federal Institute of Technology, 1998, s. 295-304

76/91
Nr opisu: 0000087618
Generation of VHDL models of complex digital structures based on a standard components generator.
[Aut.]: Andrzej Pułka.
W: Proceedings of the XXIst National Conference on Circuit Theory and Electronic Networks, Poznań-Kiekrz, October 22-24, 1998. Vol. 2/2. Poznań University of Technology. Department of Electrical Engineering, Institute of Electronics and Telecomunications. Division for Electronic Systems and Signal Processing. Poznań : Poznań University of Technology, 1998, s. 593-598

77/91
Nr opisu: 0000087621
Network designing with programmable analog devices.
[Aut.]: Jerzy** Dąbrowski, Andrzej Pułka.
W: Proceedings of the XXIst National Conference on Circuit Theory and Electronic Networks, Poznań-Kiekrz, October 22-24, 1998. Vol. 1/2. Poznań University of Technology. Department of Electrical Engineering, Institute of Electronics and Telecomunications. Division for Electronic Systems and Signal Processing. Poznań : Poznań University of Technology, 1998, s. 149-154

78/91
Nr opisu: 0000087165
A technique for generation of VITAL models handling incomplete information.
[Aut.]: Andrzej Pułka, Adam Pawlak.
W: Beyond 2000. Hardware/software design strategies. Proceedings of the 22nd Euromicro Conference, Prague, Czech Republic, September 2-5, 1996. Short contributions. European Association for Microprocessing and Microprogramming. Los Alamitos : IEEE Computer Society Press, 1997, s. 132-137

79/91
Nr opisu: 0000038000   
Automatyczna generacja modeli elektronicznych cyfrowych układów scalonych w języku VHDL przy niepełnej informacji projektowej o modelowanym obiekcie. Rozprawa doktorska.
[Aut.]: Andrzej Pułka.
Gliwice, 1997, 153 s., bibliogr. 86 poz.
Politechnika Śląska. Wydział Automatyki, Elektroniki i Informatyki. Promotor: dr hab. inż. Jan** Chojcan

80/91
Nr opisu: 0000087636
Experiences with VITAL code generator controlled by a nonmonotonic inference engine.
[Aut.]: Andrzej Pułka, Adam Pawlak.
W: 2nd Workshop on Libraries, Component, Modeling, and Quality Assurance, Toledo, Spain, April 20-25, 1997. Proceedings. Santander : Publication Service of the University of Cantabria, 1997, s. 309-320

81/91
Nr opisu: 0000087640
Optimization of functional modelling in VHDL based on AI tools.
[Aut.]: Andrzej Pułka.
W: Circuit theory and electronics circuits. Proceedings of the XIXth national conference, Kraków-Krynica, October 23rd-26th, 1996. Vol. 2. Eds: A. Dąbrowski, M. Ogorzałek. University of Mining and Metallurgy. Department of Electrical Engineering. Kraków : UMM DEE, 1996, s. 613-618

82/91
Nr opisu: 0000087955
PWL-based A/D networks macromodeling in discrete VHDL environment.
[Aut.]: Jerzy** Dąbrowski, Andrzej Pułka.
W: Circuit theory and electronics circuits. Proceedings of the XIXth national conference, Kraków-Krynica, October 23rd-26th, 1996. Vol. 1. Eds: A. Dąbrowski, M. Ogorzałek. University of Mining and Metallurgy. Department of Electrical Engineering. Kraków : UMM DEE, 1996, s. 221-226

83/91
Nr opisu: 0000034734
A nonmonotonic generator of VHDL models satisfying vital requirements.
[Aut.]: Andrzej Pułka.
W: Workshop on Design Methodologies for Microelectronics, Smolenice, Slovakia, September 11-13, 1995 with Special Day on Co-operation, Smolenice, Slovakia, September 14, 1995 and Vienna Industrial Day, Vienna, Austria, September 15, 1995. [Proceedings]. Bratislava : Institute of Computer Systems Slovak Academy of Sciences, 1995, s. 142-143, bibliogr. 7 poz.

84/91
Nr opisu: 0000037037
Modelling microcontrollers with VHDL language.
[Aut.]: M. Jaklewicz, Andrzej Pułka, Józef Kulisz, Wojciech* Sakowski, Benedykt* Nowak.
W: Programmable devices and systems. PDS'95. International conference, Gliwice, Poland, 9-10.11.95. Conference proceedings. [B.m.] : [b.w.], 1995, s. 95-102, bibliogr. 6 poz.

85/91
Nr opisu: 0000088084
A PROLOG generator of VHDL models satisfying VITAL requirements.
[Aut.]: Andrzej Pułka.
W: Circuit theory and electronic networks. XVII National conference, Wrocław, Polanica Zdrój, September 19-21, 1994. Vol. 2. Ed. by Włodzimierz Wolski. Wrocław : Oficyna Wydaw. Politechniki Wrocławskiej, 1994, s. 495-500, bibliogr. 8 poz. (Prace Naukowe Instytutu Telekomunikacji i Akustyki Politechniki Wrocławskiej ; nr 79 Seria: Konferencje ; nr 25 0324-9344)

86/91
Nr opisu: 0000088363
Generation of VHDL models aided by artificial intelligence.
[Aut.]: Andrzej Pułka.
W: Circuit theory and electronic circuits. Proceedings of the XVI-th national conference, Kołobrzeg, October 26-28, 1993. Vol. 2. Institute of Electronics. Technical University of Koszalin. Koszalin : Institute of Electronics. Technical University of Koszalin, 1993, s. 569-575, bibliogr. 9 poz.

87/91
Nr opisu: 0000046067
VHDL models generation with PROLOG in the absence of complete information.
[Aut.]: Andrzej Pułka.
W: Workshop on Design Methodologies for Microelectronics and Signal Processing, Gliwice - Cracow, Poland, 20-23 October 1993. Proceedings. Silesian Technical University, Gliwice. Department of Automatic Control, Electronics and Computer Science. Gliwice : Institute of Electronics. Silesian Technical University, 1993, s. 301-305, bibliogr. 9 poz.

88/91
Nr opisu: 0000088051
Automated design with prolog in the absence of complete information.
[Aut.]: Tadeusz** Grabowiecki, Andrzej Pułka.
W: Circuit theory and electronic circuits. Proceedings of the XV-th national conference, Szczyrk, October 20-23, 1992. Vol. 2. Institute of Electronics Fundamentals Warsaw University of Technology. Warszawa : Warsaw University of Technology Publications, 1992, s. 514-519, bibliogr. 7 poz.

89/91
Nr opisu: 0000088054
DC-EXPERT an expert system for problem solving in circuit theory.
[Aut.]: Andrzej Pułka.
W: Teoria obwodów i układy elektroniczne. XIV Krajowa konferencja, Waplewo, Polska, 23-25.X.1991. Vol. 2. Warszawa : Politechnika Warszawska, 1991, s. 550-555

90/91
Nr opisu: 0000088373
DC-EXPERT: an expert system for problem solving in circuit theory.
[Aut.]: Tadeusz** Grabowiecki, M. Grzesik, Benedykt* Nowak, Andrzej Pułka.
W: Circuit theory and electronic circuits. XIV national conference, Waplewo, 23-25.10.1991. Vol. 2. Institute of Electronics Fundamentals. Warsaw University of Technology. [B.m.] : [b.w.], 1991, s. 550-555, bibliogr. 5 poz.

91/91
Nr opisu: 0000062190
Non-monotonic reasoning in digital circuit design.
[Aut.]: Tadeusz** Grabowiecki, Andrzej Pułka.
W: CAD Systems Using AI Techniques. Proceedings of the IFIP TC 10/WG 10.2. Working Conference on the CAD Systems Using AI Techniques, Tokyo, Japan, June 6-7, 1989. Participants edition. Ed. G. Odawara.. Tokyo, 1989, s. 71-78, bibliogr. 9 poz.

stosując format:
Nowe wyszukiwanie