Wynik wyszukiwania
Zapytanie: KULISZ JÓZEF
Liczba odnalezionych rekordów: 53



Przejście do opcji zmiany formatu | Wyświetlenie wyników w wersji do druku | Pobranie pliku do edytora | Przesłanie wyników do modułu analizy | excel | Nowe wyszukiwanie
1/53
Nr opisu: 0000128909   
A technology mapping of FSMs based on a graph of excitations and outputs.
[Aut.]: Marcin Kubica, Dariusz Kania, Józef Kulisz.
-IEEE Access 2019 vol. 7, s. 16123-16131, bibliogr. 35 poz.. Impact Factor 4.098. Punktacja MNiSW 100.000

CPLD ; FSM ; optymalizacja wielopoziomowa ; mapowanie technologii

CPLD ; FSM ; multi-level optimization ; technology mapping

2/53
Nr opisu: 0000127792
A preface for symposium no 12 "Logic Synthesis and Control Systems".
[Aut.]: Robert Czerwiński, Dariusz Kania, Józef Kulisz, R. Wiśniewski, G. Bazydło.
W: International Conference of Computational Methods in Sciences and Engineering 2018 (ICCMSE 2018), Thessaloniki, Greece, 14-18 March 2018. Eds. Theodore E. Simos, Zacharoula Kalogiratou and Theodore Monovasilis. Melville : American Institute of Physics, 2018, art. no. 080001 (AIP Conference Proceedings ; vol. 2040 0094-243X)

3/53
Nr opisu: 0000120880
A preface for Symposium No 29 "Logic Synthesis and Control Systems".
[Aut.]: Dariusz Kania, Józef Kulisz, R. Wiśniewski, G. Bazydło.
W: Proceedings of the International Conference of Computational Methods in Sciences and Engineering. ICCMSE 2017, Thessaloniki, Greece, 21-25 April 2017. Eds. T. E. Simos, T. Monovasilis, Z. Kalogiratou. Melville : American Institute of Physics, 2017, art. no. 120001 (AIP Conference Proceedings ; vol. 1906, iss. 1 0094-243X)

4/53
Nr opisu: 0000120862
A technology mapping based on graph of excitations and outputs for finite state machines.
[Aut.]: Dariusz Kania, Józef Kulisz.
W: Proceedings of the International Conference of Computational Methods in Sciences and Engineering. ICCMSE 2017, Thessaloniki, Greece, 21-25 April 2017. Eds. T. E. Simos, T. Monovasilis, Z. Kalogiratou. Melville : American Institute of Physics, 2017, art. no. 120006, bibliogr. 13 poz. (AIP Conference Proceedings ; vol. 1906, iss. 1 0094-243X)

FSM ; synteza logiczna ; partycjonowanie ; PLD ; odwzorowanie technologiczne

FSM ; logic synthesis ; partitioning ; PLD ; technology mapping

5/53
Nr opisu: 0000120879
Synthesis of energy-efficient FSMs implemented in PLD circuits.
[Aut.]: R. Nawrot, Józef Kulisz, Dariusz Kania.
W: Proceedings of the International Conference of Computational Methods in Sciences and Engineering. ICCMSE 2017, Thessaloniki, Greece, 21-25 April 2017. Eds. T. E. Simos, T. Monovasilis, Z. Kalogiratou. Melville : American Institute of Physics, 2017, art. no. 120003, bibliogr. 16 poz. (AIP Conference Proceedings ; vol. 1906, iss. 1 0094-243X)

automat skończony ; niski układ zasilania ; PLD ; pobór mocy ; układ synchroniczny

finite state machine ; low power circuit ; PLD ; power dissipation ; synchronous circuit

6/53
Nr opisu: 0000106854   
An IEC 61131-3-based PLC implemented by means of an FPGA.
[Aut.]: Mirosław Chmiel, Józef Kulisz, Robert Czerwiński, A. Krzyżyk, M. Rosół, Patryk Smolarek.
-Microprocess. Microsyst. 2016 vol. 44, s. 28-37, bibliogr. 37 poz.. Impact Factor 1.025. Punktacja MNiSW 20.000

programowalny sterownik logiczny ; EN 61131-3 ; jednostka centralna ; jednostka arytmetyczno-logiczna ; arytmetyka zmiennoprzecinkowa ; FPGA

programmable logic controller ; EN 61131-3 ; central processing unit ; arithmetic and logic unit ; floating-point arithmetic ; Field Programmable Gate Array

7/53
Nr opisu: 0000112468   
State assignment for asynchronous FSMs with the use of the incompatibility and complement graph.
[Aut.]: Józef Kulisz.
W: Proceedings of the International Conference of Computational Methods in Sciences and Engineering. ICCMSE 2016, Athens, Greece, 17-20 March 2016. $Eds. Theodore E. Simos, Zacharoula Kalogiratou, Theodore Monovasilis. Melville : American Institute of Physics, 2016, 030010-1-030010-4, bibliogr. 13 poz. (AIP Conference Proceedings ; vol. 1790 0094-243X)

asynchroniczne FSM ; synteza logiczna ; teoria grafów ; pokrycie ; problem komplementarności

asynchronous FSM ; logic synthesis ; graph theory ; covering ; complementarity problem

8/53
Nr opisu: 0000112465   
Synthesis of energy-efficient counters implemented in PLD circuits.
[Aut.]: Józef Kulisz, R. Nawrot, Dariusz Kania.
W: Proceedings of the International Conference of Computational Methods in Sciences and Engineering. ICCMSE 2016, Athens, Greece, 17-20 March 2016. $Eds. Theodore E. Simos, Zacharoula Kalogiratou, Theodore Monovasilis. Melville : American Institute of Physics, 2016, 030006-1-030006-4, bibliogr. 17 poz. (AIP Conference Proceedings ; vol. 1790 0094-243X)

obwód niskiego zasilania ; pobór mocy ; układ synchroniczny ; automat skończony ; PLD

low power circuit ; power dissipation ; synchronous circuit ; finite state machine ; PLD

9/53
Nr opisu: 0000100895
A hardware implementation of arithmetic operations for an FPGA-based programmable logic controller.
[Aut.]: Józef Kulisz, Mirosław Chmiel, A. Krzyżyk, M. Rosół.
W: [13th] IFAC Conference on Programmable Devices and Embedded Systems. PDeS 2015, Cracow, May 13th - 14th, 2015. Preprints. [B.m.] : [b.w.], 2015, s. 471-476, bibliogr. 22 poz.
Toż na CD-ROM

programowalny sterownik logiczny ; jednostka centralna ; jednostka arytmetyczno-logiczna ; algorytmy arytmetyczne ; mikroprocesor ; układ cyfrowy ; układ logiczny

programmable logic controller ; central processing unit ; arithmetic and logic unit ; arithmetic algorithms ; microprocessor ; digital circuit ; logic array ; field programmable gate arrays

10/53
Nr opisu: 0000104485   
A hardware implementation of arithmetic operations for an FPGA-based programmable logic controller.
[Aut.]: Józef Kulisz, Mirosław Chmiel, A. Krzyżyk, M. Rosół.
-IFAC-PapersOnLine 2015 vol. 48 iss. 4, s. 460-465, bibliogr. 22 poz.
Referat wygłoszony na: 13th IFAC and IEEE Conference on Programmable Devices and Embedded Systems - PDES 2015. Punktacja MNiSW 5.000

programowalny sterownik logiczny ; jednostka centralna ; jednostka arytmetyczno-logiczna ; algorytmy arytmetyczne ; mikroprocesor ; układ cyfrowy ; układ logiczny

programmable logic controller ; central processing unit ; arithmetic and logic unit ; arithmetic algorithms ; microprocessor ; digital circuit ; logic array ; field programmable gate arrays ; floating-point arithmetic

11/53
Nr opisu: 0000086262   
A PC-based operator and diagnostic panel for Simatic S7-200 programmable controllers.
[Aut.]: K. Mazek, Mirosław Chmiel, Józef Kulisz.
-Arch. Electr. Eng. 2013 vol. 62 no. 2, s. 307-320, bibliogr. 11 poz.. Punktacja MNiSW 15.000

panel operatorski ; interfejs człowiek-maszyna ; HMI ; programowalny sterownik logiczny ; PLC ; komunikacja bezprzewodowa ; system mikroprocesorowy

operator panel ; human-machine interface ; HMI ; programmable logic controller ; PLC ; wireless communication ; microprocessor system

12/53
Nr opisu: 0000099632
An IP-core generator for circuits performing arithmetic multiplication.
[Aut.]: Józef Kulisz, J. Mikucki.
W: 12th IFAC Workshop on Programmable Devices and Embedded Systems. PDeS 2013, Velke Karlovice, Czech Republic, 25-27 September 2013 [online]. Ed. Z. Slanina. Oxford : Elsevier, 2013, (plik pdf) s. 320-325, bibliogr. 13 poz. (IFAC Proceedings Volumes ; vol. 12, pt 1 1474-6670)
Dostępny w Internecie: http://www.ifac-papersonline.net/Detailed/62549.html

13/53
Nr opisu: 0000087797   
Generacja zależności czasowych w sterownikach programowalnych.
[Aut.]: Andrzej Malcher, Mirosław Chmiel, Józef Kulisz.
-Elektronika 2013 R. 54 nr 9, s. 119-122, bibliogr. 9 poz.. Punktacja MNiSW 8.000

sterownik PLC ; sterownik programowalny ; czasomierz ; właściwości metrologiczne

PLC controller ; programmable controller ; timer ; metrological properties

14/53
Nr opisu: 0000090299
Generacja zależności czasowych w sterownikach programowalnych.
[Aut.]: Andrzej Malcher, Mirosław Chmiel, Józef Kulisz.
W: Dwunasta Krajowa Konferencja Elektroniki, [Darłowo, 10-13.06.2013]. Materiały konferencji. [Gdańsk] : [Polskie Towarzystwo Elektrotechniki Teoretycznej i Stosowanej. Oddział Gdańsk], 2013, s. 76 + tekst na CD-ROM
Pełny tekst na CD-ROM

programowalny sterownik logiczny ; pomiar czasu ; czasomierz ; sterownik Simatic

programmable logic controller ; time measurement ; timer ; Simatic controller

15/53
Nr opisu: 0000090301
Generating time intervals in Programmable Logic Controllers.
[Aut.]: Józef Kulisz, Mirosław Chmiel, Andrzej Malcher.
W: 12th IFAC Workshop on Programmable Devices and Embedded Systems. PDeS 2013, Velke Karlovice, Czech Republic, 25-27 September 2013 [online]. Ed. Z. Slanina. Oxford : Elsevier, 2013, (plik pdf) s. 42-47, bibliogr. 9 poz. (IFAC Proceedings Volumes ; vol. 12, pt 1 1474-6670)

programowalny sterownik przemysłowy ; komputer przemysłowy PC ; sterownik przemysłowy PLC ; system wbudowany ; mikroprocesor ; mikrokontroler ; zastosowanie przemysłowe

industrial programmable controller ; industrial PCs ; industrial PLCs ; embedded system ; microprocessor ; microcontroller ; industrial application

16/53
Nr opisu: 0000082712
Panel operatorsko-diagnostyczny na komputerze PC współpracujący ze sterownikiem Simatic S7-200.
[Aut.]: Mirosław Chmiel, Józef Kulisz.
W: Jedenasta Krajowa Konferencja Elektroniki, [Darłówko Wschodnie, 11-14.06.2012]. Materiały konferencji. [Gdańsk] : [Polskie Towarzystwo Elektrotechniki Teoretycznej i Stosowanej. Oddział Gdańsk], 2012, s. 81
Pełny tekst na CD-ROM

panel operatorski ; sterownik programowalny ; system mikroprocesorowy ; transmisja szeregowa ; transmisja bezprzewodowa ; interfejs człowiek-maszyna

operator panel ; programmable controller ; microprocessor system ; serial transmission ; wireless transmission ; human-machine interface

17/53
Nr opisu: 0000076481
Podstawy techniki cyfrowej. Przykłady zadań egzaminacyjnych.
[Aut.]: Tomasz Garbolino, Andrzej** Hławiczka, Józef Kulisz, Tomasz Rudnicki, Dariusz* Stachańczyk.
Gliwice : Wydaw. Politechniki Śląskiej, 2012, 334 s.
Skrypt nr 2505

układ cyfrowy ; układ kombinacyjny ; układ sekwencyjny ; układ asynchroniczny ; układ synchroniczny ; zadania

digital circuit ; combinational circuit ; sequential circuit ; asynchronous circuit ; synchronous circuit ; exercises

18/53
Nr opisu: 0000063703   
Komputerowy symulator obiektu przeznaczony do testowania oprogramowania sterowników PLC.
[Aut.]: Józef Kulisz, Robert Czerwiński, Jan* Mocha, Mirosław Chmiel.
-Pomiary Autom. Kontr. 2011 vol. 57 nr 1, s. 3-5, bibliogr. 12 poz.. Punktacja MNiSW 7.000

sterowanie procesami przemysłowymi ; programowalny sterownik logiczny ; PLC ; testowanie oprogramowania ; symulator procesów ; inżynieria oprogramowania

industrial control ; programmable logic controller ; PLC ; software testing ; process simulator ; software engineering

19/53
Nr opisu: 0000058757
Laboratorium podstaw techniki cyfrowej. Praca zbiorowa. Pod red. Andrzeja Hławiczki.
[Aut.]: Tomasz Garbolino, Krzysztof* Gucwa, Andrzej** Hławiczka, Dariusz Kania, J. Kardaszewicz, Józef Kulisz, Adam** Morawiec. Wyd. 3 popr..
Gliwice : Wydaw. Politechniki Śląskiej, 2010, 268 s., bibliogr.
Skrypt nr 2458

układ cyfrowy ; układ sekwencyjny ; układ kombinacyjny ; synteza układów cyfrowych ; przerzutnik

digital circuit ; sequential circuit ; combinational circuit ; synthesis of digital circuits ; flip-flop

20/53
Nr opisu: 0000068980
PC-based object simulator for supporting PLC software development.
[Aut.]: Józef Kulisz, Robert Czerwiński, Jan* Mocha, Mirosław Chmiel.
W: Proceedings of IFAC Workshop on Programmable Devices and Embedded Systems. PDeS 2010, Pszczyna, Poland, 6-8 October 2010. Gliwice : Institute of Electronics, 2010, s. 239-244

21/53
Nr opisu: 0000063375   
Reducing electromagnetic disturbances in FPGA circuits by using multiphase clocks.
[Aut.]: Józef Kulisz, Jan* Mocha, T. Woźnica.
W: International Conference on Signals and Electronic Systems. ICSES'10, Gliwice, Poland, September 7-10, 2010. Conference proceedings. Ed. Andrzej Pułka, Tomasz Golonek. Gliwice : [Politechnika Śląska. Wydział Automatyki, Elektroniki i Informatyki], 2010, s. 193-196

22/53
Nr opisu: 0000062775   
Redukcja emisji zaburzeń elektromagnetycznych w układach FPGA z wykorzystaniem struktur typu GALS.
[Aut.]: Józef Kulisz, Jan* Mocha, T. Woźnica.
-Elektronika 2010 R. 51 nr 12, s. 16-18, bibliogr. 9 poz.

układ logiki programowalnej ; układ FPGA ; emisja zaburzeń ; GALS

programmable logic device ; Field Programmable Gate Array ; electromagnetic emission ; GALS

23/53
Nr opisu: 0000051799
Logic synthesis dedicated for CPLD circuits.
[Aut.]: Dariusz Kania, Adam Milik, Józef Kulisz, Adam Opara, Robert Czerwiński.
-Kwart. Elektron. Telekom. 2009 t. 55 z. 2, s. 287-315, bibliogr. 67 poz.

synteza logiczna ; CPLD ; dekompozycja ; odwzorowanie technologiczne

logic synthesis ; CPLD ; decomposition ; technology mapping

24/53
Nr opisu: 0000047556   
Modelowanie automatów synchronicznych w języku VHDL pod kątem efektywnego wykorzystania niezależnych narzędzi syntezy.
[Aut.]: Robert Czerwiński, Józef Kulisz.
-Elektronika 2009 R. 50 nr 2, s. 77-82, bibliogr. 8 poz.

projektowanie układów cyfrowych ; CPLD ; automat sekwencyjny ; VHDL ; kodowanie stanów

digital circuit design ; CPLD ; finite state machine ; VHDL ; state assignment

25/53
Nr opisu: 0000058568
State machine description oriented towards effective usage of vendor-independent synthesis tools.
[Aut.]: Robert Czerwiński, Józef Kulisz.
W: 9th IFAC Workshop on Programmable Devices and Embedded Systems. PDeS 2009, Ostrava, Czech Republik, February 10th-12th, 2009. [B.m.] : [b.w.], 2009, s. 27-32, bibliogr. 10 poz.

26/53
Nr opisu: 0000039945   
Zastosowanie grafu niezgodności i dopełnień w procesie kodowania automatów asynchronicznych.
[Aut.]: Dariusz Kania, Józef Kulisz.
-Pomiary Autom. Kontr. 2008 vol. 54 nr 8, s. 486-488, bibliogr. 7 poz.

teoria grafów ; graf niezgodności ; graf dopełnień ; kodowanie stanów ; asynchroniczny układ sekwencyjny

graph theory ; incompatibility graph ; complement graph ; state assignment ; asynchronous sequential circuit

27/53
Nr opisu: 0000039018   
Logic synthesis for PAL-based CPLD-s based on two-stage decomposition.
[Aut.]: Dariusz Kania, Józef Kulisz.
-J. Syst. Softw. 2007 vol. 80 iss. 7, s. 1129-1141, bibliogr.. Impact Factor 0.799

synteza logiczna ; dekompozycja funkcji ; podział układów logicznych ; struktura matrycowa typu PAL ; kolorowanie grafów

logic synthesis ; function decomposition ; logic circuit partitioning ; PAL-based CPLD ; graph coloring

28/53
Nr opisu: 0000017949
A method of logic synthesis for PAL-based CPLD-s, based on two-stage decomposition.
[Aut.]: Dariusz Kania, Józef Kulisz.
W: Proceedings of IFAC Workshop on Programmable Devices and Embedded Systems. PDeS 2006, Brno, February 14th - 16th, 2006. [Brno] : [Brno University of Technology], [2006], s. 163-168, bibliogr. 8 poz.

29/53
Nr opisu: 0000023425   
FSMs state encoding targeting at logic level minimization.
[Aut.]: Robert Czerwiński, Dariusz Kania, Józef Kulisz.
-Bull. Pol. Acad. Sci., Tech. Sci. 2006 vol. 54 no. 4, s. 479-487, bibliogr. 17 poz.

kodowanie stanów ; automat skończony ; FSM ; programowalna matryca logiczna ; złożony programowalny układ elektroniczny ; CPLD

state assignment ; finite state machine ; FSM ; Programmable Array Logic ; Complex Programmable Logic Device ; CPLD

30/53
Nr opisu: 0000031374
Improving spectral characteristics of SC circuits by using cloks with unequal phase intervals.
[Aut.]: Józef Kulisz.
W: International Conference on Signals and Electronic Systems. ICSES'06, Łódź, Poland, September 17-20, 2006. Conference proceedings. Institute of Circuit Theory, Metrology and Materials Science of the Technical Unifersity of Łódź, Poland [et al.]. [Łódź] : [Instytut Elektrotechniki Teoretycznej, Metrologii i Materiałoznawstwa Politechniki Łódzkiej], [2006], s. 621-624

31/53
Nr opisu: 0000030228
Strategie syntezy przeznaczone dla układów CPLD.
[Aut.]: Dariusz Kania, Józef Kulisz, Robert Czerwiński.
W: Reprogramowalne układy cyfrowe. RUC'2006. IX Konferencja naukowa, Szczecin, 18-19 maja 2006. Warszawa : Agenda Wydaw. PAK, 2006, s. 103-105 (Pomiary Automatyka Kontrola ; nr 7 bis wyd. spec. dod. 0032-4140)

32/53
Nr opisu: 0000017950
The row incompatibility and complement graph - a novel concept of graph for logic synthesis.
[Aut.]: Dariusz Kania, Józef Kulisz.
W: Proceedings of IFAC Workshop on Programmable Devices and Embedded Systems. PDeS 2006, Brno, February 14th - 16th, 2006. [Brno] : [Brno University of Technology], [2006], s. 169-173, bibliogr. 9 poz.

33/53
Nr opisu: 0000019955   
A novel method of two-stage decomposition dedicated for PAL-based CPLDs.
[Aut.]: Dariusz Kania, Józef Kulisz, Adam Milik.
W: 8th Euromicro Conference on Digital System Design, Porto, Portugal, August 30-September 3, 2005. Proceedings. [Ed.: C. Wolinski]. Los Alamitos : IEEE Computer Society, 2005, s. 114-121, bibliogr. 12 poz.

34/53
Nr opisu: 0000019956   
Decomposition of multi-output functions for CPLDs.
[Aut.]: Dariusz Kania, Adam Milik, Józef Kulisz.
W: 8th Euromicro Conference on Digital System Design, Porto, Portugal, August 30-September 3, 2005. Proceedings. [Ed.: C. Wolinski]. Los Alamitos : IEEE Computer Society, 2005, s. 442-449, bibliogr. 23 poz.

35/53
Nr opisu: 0000021174
Kodowanie stanów pod kątem redukcji liczby warstw logicznych.
[Aut.]: Robert Czerwiński, Dariusz Kania, Józef Kulisz.
W: Czwarta Krajowa Konferencja Elektroniki, [Darłowo, 12-15 czerwca 2005 r.]. Materiały konferencji. T. 2. Koszalin : Wydaw. Uczelniane Politechniki Koszalińskiej, 2005, s. 513-518, bibliogr. 11 poz.

36/53
Nr opisu: 0000016197   
Kodowanie wzorców kolumn zorientowane na realizację w strukturach typu PAL.
[Aut.]: Dariusz Kania, Adam Milik, Józef Kulisz, Robert Czerwiński.
-Elektronika 2005 R. 46 nr 11, s. 41-44, bibliogr. 15 poz.

37/53
Nr opisu: 0000021680
Modele dekompozycji przeznaczone dla struktur matrycowych.
[Aut.]: Dariusz Kania, Józef Kulisz, Adam Milik, Robert Czerwiński.
W: Reprogramowalne układy cyfrowe. RUC'2005. Materiały VIII krajowej konferencji naukowej, Szczecin, 12-13 maja 2005. [Politechnika Szczecińska. Wydział Informatyki]. Szczecin : Pracownia Poligraficzna Wydziału Informatyki Politechniki Szczecińskiej, 2005, s. 77-84

38/53
Nr opisu: 0000010631
PLC software development supported by utilising a simulator program block.
[Aut.]: Józef Kulisz.
W: Proceedings of IFAC Workshop on Programmable Devices and Systems. PDS 2004, Cracow, November 18th -19th, 2004. [Gliwice] : [Instytut Elektroniki. Wydział Automatyki, Elektroniki i Informatyki Politechniki Śląskiej], [2004], s. 121-125, bibliogr. 3 poz.

sterowanie procesami przemysłowymi ; programowalny sterownik logiczny ; diagnostyka programu ; debugowanie ; symulacja ; symulator procesów ; inżynieria oprogramowania ; wydajność oprogramowania

industrial control ; programmable logic controller ; program diagnostics ; debugging ; simulation ; process simulator ; software engineering ; software productivity

39/53
Nr opisu: 0000006305
A comparative analysis of continuous- and discrete-time field programmable analogue arrays.
[Aut.]: Adam** Błaszkowski, Władysław** Ciążyński, M. Garlicki, Józef Kulisz.
W: Programmable devices and systems 2003. (PDS 2003). A proceedings volume from the 6th IFAC Workshop, Ostrava, Czech Republik, 11-13 February 2003. Ed. by: V. Srovnal, K. Vlcek. Oxford : Pergamon Press, 2003, s. 183-188, bibliogr. 9 poz.

analogowe projektowanie obwodów ; projektowanie komputerowe ; programowalna matryca analogowa ; układ scalony ; sygnał próbkujący

analog circuits design ; computer design ; Field Programmable Analog Array ; integrated circuit ; sampled-data signal ; solid state cells

40/53
Nr opisu: 0000098320
A comparative analysis of continuous- and discrete-time field programmable analogue arrays.
[Aut.]: Adam** Błaszkowski, Władysław** Ciążyński, M. Garlicki, Józef Kulisz.
W: IFAC Workshop on Programmable Devices and Systems. PDS 2003, Ostrava, Czech Republik, February 11th-13th, 2003. Preprints. Ostrava : VSB - Technicka univerzita Ostrava, 2003, s. 190-195, bibliogr. 9 poz.

układ analogowy ; komputerowe wspomaganie projektowania układów ; programowalna matryca analogowa ; układ sygnałów mieszanych ; sygnał próbkujący

analog circuit ; computer aided circuits design ; Field Programmable Analog Array ; integral circuit ; mixed signal circuit ; sampled-data signal ; solid state cells

41/53
Nr opisu: 0000013204   
Modyfikacja opisu widmowego układów dyskretnych przetwarzających sygnały analogowe. Rozprawa doktorska.
[Aut.]: Józef Kulisz.
Gliwice, 2003, 161 s., [1] k. tabl., bibliogr. 78 poz.
Politechnika Śląska. Wydział Automatyki, Elektroniki i Informatyki. Promotor: dr hab. inż. Zdzisław Filus

układ scalony ; układ cyfrowy ; przetwarzanie sygnałów ; sygnał analogowy ; sygnał cyfrowy ; sygnał dyskretny ; mikroelektronika ; układ hybrydowy

integrated circuit ; digital circuit ; signal processing ; analog signal ; digital signal ; discrete signal ; microelectronics ; hybrid system

42/53
Nr opisu: 0000000038
Laboratorium podstaw techniki cyfrowej. Praca zbiorowa. Pod red. A. Hławiczki.
[Aut.]: Tomasz Garbolino, Krzysztof* Gucwa, Andrzej** Hławiczka, Dariusz Kania, Jerzy* Kardaszewicz, Józef Kulisz, Adam** Morawiec.
Gliwice : Wydaw. Politechniki Śląskiej, 2002, 274 s., bibliogr.
Skrypt nr 2297

43/53
Nr opisu: 0000000847
Adaptive current filters using FPAAS.
[Aut.]: Adam** Błaszkowski, Władysław** Ciążyński, M. Garlicki, Józef Kulisz.
W: IFAC Workshop on Programmable Devices and Systems. PDS 2001, Gliwice, November 22nd - 23rd, 2001. Preprints. [B.m.] : [b.w.], [2001], s. 224-229, bibliogr. 10 poz.

44/53
Nr opisu: 0000002653
Describing output signal spectra of SC circuits by means of various sampling functions.
[Aut.]: Józef Kulisz.
W: Proceedings of the International Conference on Signals and Electronic Systems. ICSES'2001, Łódź, Poland [18-21 September 2001]. Ed. by P. Strumiłło. Łódź : [CMYK Studio Poligrafii i Reklamy], 2001, s. 321-326, bibliogr. 6 poz.

45/53
Nr opisu: 0000004859
Laboratorium podstaw techniki cyfrowej. Praca zbiorowa. Pod red. A. Hławiczki.
[Aut.]: Tomasz Garbolino, Krzysztof* Gucwa, Andrzej** Hławiczka, Dariusz Kania, Jerzy* Kardaszewicz, Józef Kulisz, Adam** Morawiec.
Gliwice : Wydaw. Politechniki Śląskiej, 2001, 274 s., bibliogr.
Skrypt nr 2261

46/53
Nr opisu: 0000003103
A generalization of frequency description of SC/SI circuits with periodically time-variant topology.
[Aut.]: Józef Kulisz.
W: Proceedings of the International Conference on Signals and Electronic Systems. ICSES '2000, Ustroń, Poland, 17-20 October 2000. [Gliwice] : [Institute of Electronics Silesian University of Technology], [2000], s. 349-354, bibliogr. 9 poz.

47/53
Nr opisu: 0000002075
Opis widmowy wielofazowych układów z przełączanymi pojemnościami.
[Aut.]: Józef Kulisz.
-Elektronika 2000 R. 41 nr 5, s. 17-21, bibliogr. 7 poz.

48/53
Nr opisu: 0000005320
Implementacja sekwencyjnych algorytmów sterowania w sterownikach programowalnych SIMATIC bez użycia SFC.
[Aut.]: Józef Kulisz.
-Szybkobież. Pojaz. Gąsien. 1999 nr 12, s. 125-135, bibliogr. 4 poz.

49/53
Nr opisu: 0000039794
Modele układów maszyna - operator w ograniczaniu oddziaływania drgań wzbudzanych ruchem przerywanym. Praca zbiorowa. Pod red. Józefa Wojnarowskiego.
[Aut.]: Andrzej Buchacz, Jerzy Świder, Andrzej** Nowak, Jan Władysław** Adamczyk, Remigiusz** Ćwik, B. Harazin, Władysław** Kaliński, Tadeusz** Koprowski, Wojciech** Pillich, Józef Kulisz, Jerzy Margielewicz, Leszek* Żochowski.
Gliwice : Katedra Mechaniki Robotów i Maszyn Politechniki Śląskiej, 1999, 206 s., bibliogr. 183 poz.

50/53
Nr opisu: 0000025955
Wielokanałowy rejestror do monitorowania faz działania maszyn roboczych na bazie komputera IBM PC.
[Aut.]: Józef** Wojnarowski, Władysław** Kaliński, Józef Kulisz.
W: Problemy rozwoju maszyn roboczych. XI Konferencja naukowa, Gliwice-Zakopane, 19-23 stycznia 1998. Materiały konferencyjne. Z. 2. Komitet Budowy Maszyn PAN. Sekcja Podstaw Konstrukcji. Sekcja Podstaw Eksploatacji [i in.]. Gliwice : Wydaw. Katedry Mechaniki Robotów i Maszyn Politechniki Śląskiej, 1998, s. 413-420, bibliogr. 7 poz.

51/53
Nr opisu: 0000037037
Modelling microcontrollers with VHDL language.
[Aut.]: M. Jaklewicz, Andrzej Pułka, Józef Kulisz, Wojciech* Sakowski, Benedykt* Nowak.
W: Programmable devices and systems. PDS'95. International conference, Gliwice, Poland, 9-10.11.95. Conference proceedings. [B.m.] : [b.w.], 1995, s. 95-102, bibliogr. 6 poz.

52/53
Nr opisu: 0000043438
Opis częstotliwościowy układów z przełączanymi pojemnościami.
[Aut.]: Józef Kulisz.
-Elektronika 1994 R. 35 nr 9, s. 15-21, bibliogr. 4 poz.

53/53
Nr opisu: 0000043560   
Współczesne metody projektowania układów cyfrowych.
[Aut.]: Józef Kulisz.
-Zesz. Nauk. PŚl., Elektron. 1994 z. 3, s. 183-195, bibliogr. 9 poz.

stosując format:
Nowe wyszukiwanie