Wynik wyszukiwania
Zapytanie: GARBOLINO TOMASZ
Liczba odnalezionych rekordów: 71



Przejście do opcji zmiany formatu | Wyświetlenie wyników w wersji do druku | Pobranie pliku do edytora | Przesłanie wyników do modułu analizy | excel | Nowe wyszukiwanie
1/71
Nr opisu: 0000124788   
A method to support diagnostics of dynamic faults in networks of interconnections.
[Aut.]: Tomasz Garbolino.
-Int. J. Electron. Telecommun. 2018 vol. 64 nr 3, s. 407-420, bibliogr. 20 poz.. Punktacja MNiSW 15.000

sieć połączeń ; system-on-chip ; diagnostyka ; MISR ; kompakcja ; sygnatura ; chińskie twierdzenie o resztach

network of interconnections ; system-on-chip ; diagnostics ; MISR ; compaction ; signature ; Chinese Remainder Theorem

2/71
Nr opisu: 0000117924
Testowanie i diagnostyka połączeń między modułami cyfrowymi w systemach scalonych. Wybrane zagadnienia.
[Aut.]: Tomasz Garbolino.
Gliwice : Wydaw. Politechniki Śląskiej, 2017, 262 s., bibliogr. 242 poz.
(Monografia ; [Politechnika Śląska] nr 659)

System on Chip ; uszkodzenia połączeń ; testowanie połączeń ; diagnostyka uszkodzeń ; liniowy rejestr pierścieniowy

system-on-chip ; faults of interconnections ; interconnection testing ; fault diagnosis ; ring LFSR

3/71
Nr opisu: 0000113630
Wybrane metody testowania i diagnostyki połączeń między modułami systemów cyfrowych.
[Aut.]: Tomasz Garbolino.
W: Prace Komisji Naukowych. z. 39-40. Katowice : Polska Akademia Nauk. Oddział w Katowicach, 2016, s. 327-331

system cyfrowy ; testowanie ; diagnostyka

digital system ; testing ; diagnosis

4/71
Nr opisu: 0000099068   
New structure of test pattern generator stimulating crosstalks in bus-type connections.
[Aut.]: Tomasz Garbolino.
-Int. J. Electron. Telecommun. 2015 vol. 61 no. 1, s. 67-75, bibliogr. 38 poz.. Punktacja MNiSW 15.000

zintegrowane połączenia obwodu ; przesłuch ; generator obrazu kontrolnego ; wbudowane samotestowanie ; System on Chip

integrated circuit interconnections ; crosstalk ; test pattern generator ; built-in self test ; system-on-chip

5/71
Nr opisu: 0000091808   
Designing of test pattern generators for stimulation of crosstalk faults in bus-type connections.
[Aut.]: Tomasz Garbolino.
W: Proceedings of the 2014 IEEE 17th International Symposium on Design and Diagnostics of Electronic Circuits and Systems. DDECS, Warsaw, Poland, April 23-25, 2014. Eds.: Witold Pleskacz, Michel Renovell, Dominik Kasprowicz, Lukas Sekanina, Serge Bernard. Piscataway : Institute of Electrical and Electronics Engineers, 2014, s. 270-273, bibliogr. 22 poz.

układ scalony ; przesłuch ; generator obrazu kontrolnego ; system jednoukładowy ; wbudowane samotestowanie

integrated circuit ; crosstalk ; test pattern generator ; System on Chip ; built-in self test

6/71
Nr opisu: 0000076481
Podstawy techniki cyfrowej. Przykłady zadań egzaminacyjnych.
[Aut.]: Tomasz Garbolino, Andrzej** Hławiczka, Józef Kulisz, Tomasz Rudnicki, Dariusz Stachańczyk.
Gliwice : Wydaw. Politechniki Śląskiej, 2012, 334 s.
Skrypt nr 2505

układ cyfrowy ; układ kombinacyjny ; układ sekwencyjny ; układ asynchroniczny ; układ synchroniczny ; zadania

digital circuit ; combinational circuit ; sequential circuit ; asynchronous circuit ; synchronous circuit ; exercises

7/71
Nr opisu: 0000069622   
Analysis of operation of ring LFSR used for testing of unidirectional interleaved interconnections.
[Aut.]: Krzysztof* Gucwa, Tomasz Garbolino, Andrzej** Hławiczka.
-Elektronika 2011 R. 52 nr 12, s. 50-53, bibliogr. 12 poz.. Punktacja MNiSW 6.000

testowanie połączeń ; rejestr pierścieniowy LFSR ; BIST ; rejestr XR-LFSR

interconnection testing ; ring LFSR ; BIST ; XR-LFSR register

8/71
Nr opisu: 0000081582   
Analysis of operation of ring LFSR used for testing of unidirectional interleaved interconnections.
[Aut.]: Krzysztof* Gucwa, Tomasz Garbolino, Andrzej** Hławiczka.
W: Mixed design of integrated circuits and systems. MIXDES 2011. Proceedings of the 18th international conference, Gliwice, Poland, 16-18 June 2011. [Dokument elektroniczy]. [Ed. by A. Napieralski]. Wrocław : Department of Microelectronics and Computer Science. Technical University of Łódź, 2011, dysk optyczny (CD-ROM) s. 479-484, bibliogr. 17 poz.

BIST ; IBIST ; XR-LFSR ; połączenie BIST ; test połączeń

BIST ; IBIST ; XR-LFSR ; interconnect BIST ; interconnect test ; R-LFSR

9/71
Nr opisu: 0000081926   
Optimal on-line built-in self-test structure for system-reliability improvement.
[Aut.]: G. Papa, Tomasz Garbolino.
W: IEEE Congress on Evolutionary Computation, New Orleans, June 5-8, 2011. Piscataway : Institute of Electrical and Electronics Engineers, 2011, s. 222-229, bibliogr. 29 poz.

generator obrazu kontrolnego ; algorytm genetyczny ; obwód ; sprzęt komputerowy

test pattern generator ; genetic algorithm ; circuit ; hardware

10/71
Nr opisu: 0000083214
Stochastic approach to test pattern generator design.
[Aut.]: G. Papa, Tomasz Garbolino.
W: Stochastic optimization - seeing the optimal for the uncertain. Ed. by Ioannis Dritsas. Rijeka : InTech, 2011, s. 75-94, bibliogr. 37 poz.

11/71
Nr opisu: 0000063710   
Sygnaturowy słownik diagnostyczny o niewielkich rozmiarach wykorzystywany w testowaniu połączeń.
[Aut.]: Tomasz Garbolino, Krzysztof* Gucwa, Andrzej** Hławiczka.
-Pomiary Autom. Kontr. 2011 vol. 57 nr 1, s. 52-54, bibliogr. 10 poz.. Punktacja MNiSW 7.000

słownik diagnostyczny ; testowanie połączeń ; liniowy rejestr pierścieniowy ; R-LFSR ; diagnostyka uszkodzeń

diagnostic dictionary ; interconnection testing ; Ring Linear Feedback Shift Register ; R-LFSR ; fault diagnosis

12/71
Nr opisu: 0000063532   
Genetic algorithm for test pattern generator design. Automatic evolution of circuits.
[Aut.]: Tomasz Garbolino, G. Papa.
-Appl. Intell. 2010 vol. 32 nr 2, s. 193-204, bibliogr. 42 poz.. Impact Factor 0.893

optymalizacja ; algorytm genetyczny ; projekt ; generator obrazu kontrolnego

optimization ; genetic algorithm ; design ; test pattern generator

13/71
Nr opisu: 0000063344   
How to reduce size of a signature-based diagnostic dictionary used for testing of connections.
[Aut.]: Tomasz Garbolino, Krzysztof* Gucwa, Andrzej** Hławiczka.
W: Proceedings of the 13th IEEE Symposium on Design and Diagnostics of Electronic Circuits and Systems. [DDECS 2010], Vienna, Austria, April 14-16, 2010. Piscataway : Institute of Electrical and Electronics Engineers, 2010, s. 201-204, bibliogr. 13 poz.

BIST ; IBIST ; słownik diagnostyczny ; testowanie połączeń ; rejestr pierścieniowy LFSR ; podpis

BIST ; IBIST ; diagnostic dictionary ; interconnection testing ; ring LFSR ; signature

14/71
Nr opisu: 0000058757
Laboratorium podstaw techniki cyfrowej. Praca zbiorowa. Pod red. Andrzeja Hławiczki.
[Aut.]: Tomasz Garbolino, Krzysztof* Gucwa, Andrzej** Hławiczka, Dariusz Kania, J. Kardaszewicz, Józef Kulisz, Adam** Morawiec. Wyd. 3 popr..
Gliwice : Wydaw. Politechniki Śląskiej, 2010, 268 s., bibliogr.
Skrypt nr 2458

układ cyfrowy ; układ sekwencyjny ; układ kombinacyjny ; synteza układów cyfrowych ; przerzutnik

digital circuit ; sequential circuit ; combinational circuit ; synthesis of digital circuits ; flip-flop

15/71
Nr opisu: 0000068979
Reduced-size signature-based diagnostic dictionary for interconnection testing, programmable devices and embedded systems.
[Aut.]: Tomasz Garbolino, Krzysztof* Gucwa, Andrzej** Hławiczka.
W: Proceedings of IFAC Workshop on Programmable Devices and Embedded Systems. PDeS 2010, Pszczyna, Poland, 6-8 October 2010. Gliwice : Institute of Electronics, 2010, s. 103-108

16/71
Nr opisu: 0000061262   
Testing of crosstalk-type dynamic faults in interconnection networks with use of ring LFSRs.
[Aut.]: Andrzej** Hławiczka, Krzysztof* Gucwa, Tomasz Garbolino, M. Kopeć.
-Prz. Elektrot. 2010 R. 86 nr 11a, s. 133-137, bibliogr. 22 poz.. Impact Factor 0.242

liniowy rejestr pierścieniowy ; generator obrazu kontrolnego ; system jednoukładowy ; przesłuchy ; sieć połączeń

linear ring register ; test pattern generator ; System on Chip ; crosstalks ; interconnection network

17/71
Nr opisu: 0000063175   
Testing of interconnections with use of reduced-size signature-based diagnostic dictionary.
[Aut.]: Tomasz Garbolino, Krzysztof* Gucwa, Andrzej** Hławiczka.
W: Mixed design of integrated circuits and systems. MIXDES 2010. Proceedings of the 17th international conference, Wrocław, Poland, 24-26 June 2010. Ed. by A. Napieralski. Wrocław : Department of Microelectronics and Computer Science. Technical University of Łódź, 2010, s. 486-491, bibliogr. 13 poz.

testowanie połączeń ; BIST ; rejestr pierścieniowy LFSR ; sygnatura ; słownik diagnostyczny

interconnection testing ; BIST ; ring LFSR ; signature ; diagnostic dictionary

18/71
Nr opisu: 0000062418   
Testing of interconnections with use of reduced-size signature-based diagnostic dictionary.
[Aut.]: Tomasz Garbolino, Krzysztof* Gucwa, Andrzej** Hławiczka.
-Elektronika 2010 R. 51 nr 11, s. 15-18, bibliogr. 8 poz.

słownik diagnostyczny ; testowanie połączeń ; liniowy rejestr pierścieniowy ; diagnostyka uszkodzeń ; R-LFSR

diagnostic dictionary ; interconnection testing ; Ring Linear Feedback Shift Register ; fault diagnosis ; R-LFSR

19/71
Nr opisu: 0000059176
An Interconnect BIST for crosstalk faults based on a Ring LFSR.
[Aut.]: Tomasz Garbolino, Krzysztof* Gucwa, Andrzej** Hławiczka, M. Kopeć.
W: Proceedings of IEEE East-West Design and Test Symposium. EWDTS'09, Moscow, Russia, September 18-21, 2009. Moscow : Institute of Electrical and Electronics Engineers, 2009, s. 381-384

20/71
Nr opisu: 0000056440   
Effective BIST for crosstalk faults in interconnects.
[Aut.]: Tomasz Rudnicki, Tomasz Garbolino, Krzysztof* Gucwa, Andrzej** Hławiczka.
W: Proceedings of the 2009 IEEE Symposium on Design and Diagnostics of Electronic Circuits and Systems. DDECS'2009, Liberec, Czech Republic, April 15-17, 2009. Piscataway : Institute of Electrical and Electronics Engineers, 2009, s. 164-169, bibliogr. 29 poz.

interkonekt ; przesłuch ; błąd dynamiczny ; tester wbudowany ; IBIST ; LFSR

interconnect ; crosstalk ; dynamic fault ; Interconnect Built-In Self-Test ; IBIST ; LFSR

21/71
Nr opisu: 0000055003
Evolutionary-based artificial intelligence approach to the test pattern generator design.
[Aut.]: G. Papa, Tomasz Garbolino.
W: Recent developments in artificial intelligence methods. AI-METH 2009. Eds: T. Burczyński, W. Cholewa, W. Moczulski. Silesian University of Technology. Faculty of Mechanical Engineering. Department of Fundamentals of Machinery Design. Department of Strength of Materials and Computational Mechanics. Gliwice : Centre of Excellence AI-METH. Silesian University of Technology, 2009, s. 235-246, bibliogr. 22 poz.

optymalizacja ; sztuczna inteligencja ; algorytm genetyczny ; projekt ; BIST

optimization ; artificial intelligence ; genetic algorithm ; design ; BIST

22/71
Nr opisu: 0000051797   
On the use of Ring LFSR based BIST for detection, identification and localization of static and dynamic faults in interconnects.
[Aut.]: Andrzej** Hławiczka, Krzysztof* Gucwa, Tomasz Garbolino.
-Theor. Appl. Informat. 2009 vol. 21 no. 1, s. 23-36, bibliogr. 17 poz.

testowanie połączeń ; BIST ; analiza sygnaturowa ; LFSR ; liniowy rejestr pierścieniowy ; diagnostyka uszkodzeń

interconnection testing ; BIST ; signature analysis ; LFSR ; Ring Linear Feedback Shift Register ; fault diagnosis

23/71
Nr opisu: 0000059076   
Skuteczny generator testów dla przesłuchów w połączeniach.
[Aut.]: Tomasz Rudnicki, Tomasz Garbolino, Krzysztof* Gucwa, Andrzej** Hławiczka.
W: Informatyka - sztuka czy rzemiosło. KNWS'09, Rydzyna, 3-5 czerwca 2009. Materiały 6. konferencji naukowej. Preprint. Zielona Góra : Instytut Informatyki i Elektroniki. Wydział Elektrotechniki, Informatyki i Telekomunikacji. Uniwersytet Zielonogórski, 2009, s. 60-62, bibliogr. 14 poz.

rejestr liniowy ; przesłuchy ; BIST ; rejestr LFSR ; system jednoukładowy ; SoC ; sieć połączeń

linear register ; crosstalks ; BIST ; LFSR register ; System on Chip ; SoC ; interconnection network

24/71
Nr opisu: 0000049583   
Skuteczny generator testów dla przesłuchów w połączeniach.
[Aut.]: Tomasz Rudnicki, Tomasz Garbolino, Krzysztof* Gucwa, Andrzej** Hławiczka.
-Pomiary Autom. Kontr. 2009 vol. 55 nr 7, s. 432-434, bibliogr. 14 poz.

LFSR ; sieć połączeń ; system jednoukładowy ; przesłuchy ; metoda test-per-clock ; BIST

LFSR ; interconnection network ; System on Chip ; crosstalks ; test-per-clock method ; BIST

25/71
Nr opisu: 0000056505
Testing of crosstalk-type dynamic faults in interconnection networks with use of ring LFSRs.
[Aut.]: Andrzej** Hławiczka, Krzysztof* Gucwa, Tomasz Garbolino, M. Kopeć.
W: Mixed design of integrated circuits and systems. MIXDES 2009. Proceedings of the 16th international conference, Łódź, Poland, 25-27 June, 2009. [Ed. by A. Napieralski]. Łódź : Politechnika Łódzka. Wydział Elektrotechniki i Elektroniki. Katedra Mikroelektroniki i Technik Informatycznych, 2009, s. 530-535

26/71
Nr opisu: 0000050838   
Testowanie dynamicznych uszkodzeń typu przesłuchy w sieciach połączeń przy użyciu rejestrów pierścieniowych R-LFSR.
[Aut.]: Andrzej** Hławiczka, Krzysztof* Gucwa, Tomasz Garbolino.
-Pomiary Autom. Kontr. 2009 vol. 55 nr 8, s. 572-574, bibliogr. 8 poz.

generator obrazu kontrolnego ; liniowy rejestr pierścieniowy ; przesłuchy ; sieć połączeń ; BIST ; LFSR ; R-LFSR

test pattern generator ; linear ring register ; crosstalks ; interconnection network ; BIST ; LFSR ; R-LFSR

27/71
Nr opisu: 0000047669   
A new approach to optimization of test pattern generator structure.
[Aut.]: G. Papa, Tomasz Garbolino.
-Inf. MIDEM 2008 vol. 38 nr 1, s. 26-30, bibliogr. 30 poz.. Impact Factor 0.154

28/71
Nr opisu: 0000051249   
Application of modified ring LFSRs for interconnect faults detection.
[Aut.]: Andrzej** Hławiczka, Krzysztof* Gucwa, Tomasz Garbolino, M. Kopeć.
W: Mixed design of integrated circuits and systems. MIXDES 2008. Proceedings of the 15th international conference, Poznań, Poland, 19-21 June, 2008. [Ed. by A. Napieralski]. Łódź : Department of Microelectronics and Computer Science. Technical University of Łódź, 2008, s. 487-492, bibliogr. 16 poz.

test połączeń ; wbudowane samotestowanie ; BIST ; połączenie BIST ; IBIST

interconnect test ; built-in self test ; BIST ; interconnect BIST ; IBIST

29/71
Nr opisu: 0000047708
Deterministic test pattern generator design.
[Aut.]: G. Papa, Tomasz Garbolino, F. Novak.
W: Applications of evolutionary computing. EvoWorkshops 2008, Naples, Italy, March 26-28, 2008. Proceedings. Eds: M. Giacobini [et al.]. Berlin : Springer, 2008, s. 204-213 (Lecture Notes in Computer Science ; vol. 4974 0302-9743)

30/71
Nr opisu: 0000083217
Evolutionary-based design of deterministic test pattern.
[Aut.]: G. Papa, Tomasz Garbolino.
W: Artificial intellgence. New research. Eds. Randal B. Bernstein, Wesley N. Curtis. New York : Nova Science Publishers, 2008, s. 415-428, bibliogr. 34 poz.

31/71
Nr opisu: 0000048018   
Interconnect faults identification and localization using modified ring LFSRs.
[Aut.]: Andrzej** Hławiczka, Krzysztof* Gucwa, Tomasz Garbolino, M. Kopeć.
W: 2008 IEEE Workshop on Design and Diagnostics of Electronic Circuits and Systems, Bratislava, Slovakia, April 16-18, 2008. Proceedings. Eds: B. Straube [et al.]. Piscataway : Institute of Electrical and Electronics Engineers, 2008, s. 247-250, bibliogr. 12 poz.

LFSR ; diagnostyka błędów ; przesłuch ; wykrywanie błędów

LFSR ; fault diagnosis ; crosstalk ; fault detection

32/71
Nr opisu: 0000039319
On application of polynomial algebra for identification of dynamic faults in interconnects.
[Aut.]: M. Kopeć, Tomasz Garbolino, Krzysztof* Gucwa, Andrzej** Hławiczka.
-Kwart. Elektron. Telekom. 2008 t. 54 z. 1, s. 29-41, bibliogr. 13 poz.

tester wbudowany ; IBIST ; uszkodzenie ; chińskie twierdzenie o resztach ; częstotliwość operacyjna

Interconnect Built-In Self-Test ; IBIST ; fault ; Chinese Remainder Theorem ; operating frequency

33/71
Nr opisu: 0000039320
On design of high speed test pattern generators based on ring LFSRs.
[Aut.]: Andrzej** Hławiczka, Tomasz Garbolino.
-Kwart. Elektron. Telekom. 2008 t. 54 z. 1, s. 43-51, bibliogr. 8 poz.

liniowy rejestr pierścieniowy ; LFSR

linear ring register ; LFSR

34/71
Nr opisu: 0000047703
Test pattern generator design optimization based on genetic algorithm.
[Aut.]: Tomasz Garbolino, G. Papa.
W: New frontiers in applied artificial intelligence. 21th International Conference on Industrial, Engineering and Other Applications of Applied Intelligent Systems. IEA/AIE 2008, Wroclaw, Poland, June 18-20, 2008. Proceedings. Eds: Ngoc Thanh Nguyen [et al.]. Berlin : Springer, 2008, s. 580-589 (Lecture Notes in Computer Science ; vol. 5027 0302-9743)

35/71
Nr opisu: 0000039950   
Zastosowanie liniowych rejestrów pierścieniowych do testowania połączeń w układach FPGA.
[Aut.]: Andrzej** Hławiczka, Krzysztof* Gucwa, Tomasz Garbolino.
-Pomiary Autom. Kontr. 2008 vol. 54 nr 8, s. 594-597, bibliogr. 11 poz.

liniowy rejestr pierścieniowy ; testowanie połączeń ; lokalizacja uszkodzeń ; identyfikacja uszkodzeń ; sygnatura ; słownik diagnostyczny ; układ FPGA

Ring Linear Feedback Shift Register ; interconnection testing ; fault location ; damage identification ; signature ; diagnostic dictionary ; Field Programmable Gate Array

36/71
Nr opisu: 0000031627   
Avoiding crosstalk influence on interconnect delay fault testing.
[Aut.]: Tomasz Garbolino, Krzysztof* Gucwa, M. Kopeć, Andrzej** Hławiczka.
W: Proceedings of the 2007 IEEE Workshop on Design and Diagnostics of Electronic Circuits and Systems, Kraków, Poland, April 11-13, 2007. Eds: P. Girard [et al.]. Piscataway : Institute of Electrical and Electronics Engineers, 2007, s. 149-152, bibliogr. 10 poz.

37/71
Nr opisu: 0000031907   
Crosstalk-insensitive method for testing of delay faults in interconnects between cores in SoCs.
[Aut.]: Tomasz Garbolino, Krzysztof* Gucwa, M. Kopeć, Andrzej** Hławiczka.
W: Mixed design of integrated circuits and systems. MIXDES 2007. Proceedings of the 14th international conference, Ciechocinek, Poland, 21-23 June 2007. Ed. by A. Napieralski. [Łódź] : [Politechnika Łódzka. Wydział Elektrotechniki i Elektroniki. Katedra Mikroelektroniki i Technik Informatycznych], 2007, s. 496-500, bibliogr. 10 poz.

test połączeń ; uszkodzenie opóźnieniowe ; przesłuch ; lokalizacja uszkodzeń ; identyfikacja uszkodzeń ; metoda test-per-clock

interconnect test ; delay fault ; crosstalk ; fault location ; fault identification ; test-per-clock method

38/71
Nr opisu: 0000039291   
Deterministic test pattern generator design with genetic algorithm approach.
[Aut.]: G. Papa, Tomasz Garbolino, F. Novak, Andrzej** Hławiczka.
-J. Electr. Eng. 2007 vol. 58 no. 3, s. 121-127, bibliogr. 15 poz.

39/71
Nr opisu: 0000039875
On design of ring LFSRs and MISRs.
[Aut.]: Andrzej** Hławiczka, Tomasz Garbolino.
W: Proceedings of IEEE East-West Design & Test Symposium. EWDTS'07, Yerevan, Armenia, September 7-10, 2007. Kharkov National University of Radioelectronics. Piscataway : Institute of Electrical and Electronics Engineers, 2007, s. 27-34, bibliogr. 5 poz.

40/71
Nr opisu: 0000040675
Proceedings of the 2007 IEEE Workshop on Design and Diagnostics of Electronic Circuits and Systems, Kraków, Poland, April 11-13, 2007. Eds: Patrick Girard, Andrzej Kraśniewki, Elena Gramatova, Adam Pawlak, Tomasz Garbolino.
Piscataway : Institute of Electrical and Electronics Engineers, 2007

41/71
Nr opisu: 0000040204
Reliable measurement of interconnect delays in presence of crosstalk-induced noise.
[Aut.]: M. Kopeć, Tomasz Garbolino, Krzysztof* Gucwa, Andrzej** Hławiczka.
W: 12th IEEE European Test Symposium. ETS '07, Freiburg, Germany, May 20-24, 2007. Informal digest of papers. [B.m.] : [b.w.], 2007, s. 167-172

42/71
Nr opisu: 0000025294   
Detection, localisation and identification of interconnection faults using MISR compactor.
[Aut.]: Tomasz Garbolino, M. Kopec, Krzysztof* Gucwa, Andrzej** Hławiczka.
W: IEEE design and diagnostics of electronic circuits and systems, April 18-21, 2006. [B.m.] : Institute of Electrical and Electronics Engineers, 2006, s. 228-229, bibliogr. 9 poz.

43/71
Nr opisu: 0000029027
Multi-signature analysis for interconnect test.
[Aut.]: Tomasz Garbolino, M. Kopeć, Krzysztof* Gucwa, Andrzej** Hławiczka.
W: Mixed design of integrated circuits and systems. MIXDES 2006. Proceedings of the international conference, Gdynia, Poland, 22-24 June 2006. Ed. by A. Napieralski. [Łódź] : [Politechnika Łódzka. Wydział Elektrotechniki i Elektroniki. Katedra Mikroelektroniki i Technik Informatycznych], 2006, s. 577-582, bibliogr. 15 poz.

44/71
Nr opisu: 0000021755   
On the use of multi-signature analysis for interconnect test.
[Aut.]: Tomasz Garbolino, M. Kopeć, Krzysztof* Gucwa, Andrzej** Hławiczka.
-Elektronika 2006 R. 47 nr 10, s. 16-18

45/71
Nr opisu: 0000025287   
Test-per-clock detection, localization and identification of interconnect faults.
[Aut.]: M. Kopec, Tomasz Garbolino, Krzysztof* Gucwa, Andrzej** Hławiczka.
W: Eleventh IEEE European Test Symposium. ETS 2006, Southampton, United Kingdom, 21-24 May 2006. Proceedings. Piscataway : Institute of Electrical and Electronics Engineers, 2006, s. 233-238, bibliogr. 18 poz.

46/71
Nr opisu: 0000021969
Bist built-in self test.
[Aut.]: O. Novak, V. Drabek, Andrzej** Hławiczka, Krzysztof* Gucwa, Tomasz Garbolino.
W: Handbook of testing electronic systems. Eds: O. Novak [et al.]. [Praha] : Czech Technical University Publishing House, 2005, s. 227-299

47/71
Nr opisu: 0000020264
Can a D flip-flop based MISR compactor reliability detect interconnect faults?.
[Aut.]: Andrzej** Hławiczka, Krzysztof* Gucwa, Tomasz Garbolino, M. Kopeć.
W: Proceedings of 8th IEEE Workshop on Design and Diagnostics of Electronic Circuits and Systems. DDECS 2005, Sopron, Hungary, April 13-16, 2005. Eds: G. Takach [et al.]. Sopron : University of West Hungary, 2005, s. 2-10

48/71
Nr opisu: 0000020262
On design of a low-area deterministic test pattern generator by the use of genetic algorithm.
[Aut.]: Tomasz Garbolino, Andrzej** Hławiczka, G. Papa, F. Novak.
W: The experience of designing and application of CAD. Proceedings of the VIIIth International Conference CADSM 2005, Lviv - Polyana, Ukraine, 23-26 February 2005. Lviv : Publishing House of Lviv Polytechnic National University, 2005, s. 392-393

49/71
Nr opisu: 0000014398
On detection of interconnect faults by a MISR compactor - unknown problems and new solutions.
[Aut.]: Andrzej** Hławiczka, Krzysztof* Gucwa, Tomasz Garbolino, M. Kopeć.
-Arch. Informat. Teor. Stosow. 2005 t. 17 z. 2, s. 109-126, bibliogr. 19 poz.

BIST ; generator obrazu kontrolnego ; MISR

BIST ; test pattern generator ; MISR

50/71
Nr opisu: 0000086183
A new idea of test-per-clock interconnect BIST structure.
[Aut.]: Tomasz Garbolino, Andrzej** Hławiczka, Adam Kristof.
W: Proceedings of East-West Design & Test Workshop. EWDTW'04, Yalta, Ukraine, September 23-26, 2004. Kharkov : Kharkov National University of Radioelectronics, 2004, s. 23-29, bibliogr. 16 poz.

51/71
Nr opisu: 0000010639
A novel method of designing linear ring generators and compactors.
[Aut.]: Andrzej** Hławiczka, Tomasz Garbolino.
W: Proceedings of IFAC Workshop on Programmable Devices and Systems. PDS 2004, Cracow, November 18th -19th, 2004. [Gliwice] : [Instytut Elektroniki. Wydział Automatyki, Elektroniki i Informatyki Politechniki Śląskiej], [2004], s. 208-215, bibliogr. 5 poz.

liniowy rejestr pierścieniowy ; rejestr pierścieniowy ; wewnętrzne sprzężenie zwrotne ; zewnętrzne sprzężenie zwrotne ; przerzutnik ; LUB wykluczające ; wielomian

linear feedback shift register ; ring register ; internal feedback ; external feedback ; flip-flop ; exclusive OR ; polynomial

52/71
Nr opisu: 0000013844
Test pattern generator structure design by genetic algorithm.
[Aut.]: Tomasz Garbolino, G. Papa, Andrzej** Hławiczka.
W: Bioinspired optimization methods and their applications. BIOMA 2004. Proceedings of the international conference, Ljubljana, Slovenia,11-12 October 2004. Eds: Bogdan Filipic, Jurij Silc. Ljubljana : Jozef Stefan Institute, 2004, s. 115-126

53/71
Nr opisu: 0000012262   
Test-per-clock logic BIST with semi-deterministic test patterns and zero-aliasing compactor.
[Aut.]: O. Novak, Z. Pliva, J. Nosek, Andrzej** Hławiczka, Tomasz Garbolino, Krzysztof* Gucwa.
-J. Electron. Test. 2004 vol. 20 no. 1, s. 109-122, bibliogr. 24 poz.. Impact Factor 0.480

wbudowane samotestowanie ; metoda test-per-clock ; kompresja obrazu testowego

built-in self test ; test-per-clock method ; test pattern compression

54/71
Nr opisu: 0000098366
Integration of a long pattern generator composed of T-type flip-flops into a scan path.
[Aut.]: Tomasz Garbolino, Andrzej** Hławiczka.
W: IFAC Workshop on Programmable Devices and Systems. PDS 2003, Ostrava, Czech Republik, February 11th-13th, 2003. Preprints. Ostrava : VSB - Technicka univerzita Ostrava, 2003, s. 441-446, bibliogr. 7 poz.

generator obrazu kontrolnego ; wbudowane samotestowanie ; ścieżka skanowania ; skanowanie w trybie quasi ; przerzutnik

test pattern generator ; built-in self test ; scan path ; quasi-scan mode ; flip-flop

55/71
Nr opisu: 0000006309
Integration of a long test pattern generator composed of T-type flip-flops into a scan path.
[Aut.]: Tomasz Garbolino, Andrzej** Hławiczka.
W: Programmable devices and systems 2003. (PDS 2003). A proceedings volume from the 6th IFAC Workshop, Ostrava, Czech Republik, 11-13 February 2003. Ed. by: V. Srovnal, K. Vlcek. Oxford : Pergamon Press, 2003, s. 281-286, bibliogr. 7 poz.

generator obrazu kontrolnego ; wbudowane samotestowanie ; ścieżka skanowania ; skanowanie w trybie quasi ; przerzutnik bistabilny typu T

test pattern generator ; built-in self test ; scan path ; quasi-scan mode ; T-type flip-flop

56/71
Nr opisu: 0000007306   
Efficient test pattern generators based on specific cellular automata structures.
[Aut.]: Tomasz Garbolino, Andrzej** Hławiczka.
-Microelectron. Reliab. 2002 vol. 42 iss. 6, s. 975-983, bibliogr. 15 poz.. Impact Factor 0.593

57/71
Nr opisu: 0000000038
Laboratorium podstaw techniki cyfrowej. Praca zbiorowa. Pod red. A. Hławiczki.
[Aut.]: Tomasz Garbolino, Krzysztof* Gucwa, Andrzej** Hławiczka, Dariusz Kania, Jerzy* Kardaszewicz, Józef Kulisz, Adam** Morawiec.
Gliwice : Wydaw. Politechniki Śląskiej, 2002, 274 s., bibliogr.
Skrypt nr 2297

58/71
Nr opisu: 0000012916   
Liniowe generatory testów wykrywających uszkodzenia w samotestowalnych układach cyfrowych. Rozprawa doktorska.
[Aut.]: Tomasz Garbolino.
Gliwice, 2002, 144 s., bibliogr. 144 poz.
Politechnika Śląska. Wydział Automatyki, Elektroniki i Informatyki. Promotor: dr hab. inż. Andrzej** Hławiczka

59/71
Nr opisu: 0000004859
Laboratorium podstaw techniki cyfrowej. Praca zbiorowa. Pod red. A. Hławiczki.
[Aut.]: Tomasz Garbolino, Krzysztof* Gucwa, Andrzej** Hławiczka, Dariusz Kania, Jerzy* Kardaszewicz, Józef Kulisz, Adam** Morawiec.
Gliwice : Wydaw. Politechniki Śląskiej, 2001, 274 s., bibliogr.
Skrypt nr 2261

60/71
Nr opisu: 0000091812
Low hardware overhead deterministic logic BIST with zero-aliasing compactor.
[Aut.]: O. Novak, Andrzej** Hławiczka, Tomasz Garbolino, Krzysztof* Gucwa, J. Nosek, Z. Pliva.
W: IEEE design and diagnostics of electronic circuits and systems - IEEE DDECS 2001. Fourth International Workshop on IEEE Design and Diagnostics of Electronic Circuits and Systems, Gyor, Hungary, April 18-20, 2001. Eds: J. Hlavicka [et al.]. Gyor : [b.w.], 2001, s. 29-35, bibliogr. 21 poz.

61/71
Nr opisu: 0000000848
Using genetic algorithms to desing efficient built-in test pattern generators.
[Aut.]: Tomasz Garbolino, Norbert* Henzel, Andrzej** Hławiczka.
W: IFAC Workshop on Programmable Devices and Systems. PDS 2001, Gliwice, November 22nd - 23rd, 2001. Preprints. [B.m.] : [b.w.], [2001], s. 263-268, bibliogr. 19 poz.

62/71
Nr opisu: 0000003105
Deterministic TPG based on modified feedback shift register composed of D and T flip-flops.
[Aut.]: Tomasz Garbolino, Andrzej** Hławiczka.
W: Proceedings of the International Conference on Signals and Electronic Systems. ICSES '2000, Ustroń, Poland, 17-20 October 2000. [Gliwice] : [Institute of Electronics Silesian University of Technology], [2000], s. 195-200, bibliogr. 8 poz.

63/71
Nr opisu: 0000086181   
Fast and low-area TPGs based on T-type flip-flops can be easily integrated to the scan path.
[Aut.]: Tomasz Garbolino, Andrzej** Hławiczka, Adam Kristof.
W: IEEE European Test Workshop. ETW 2000, Cascais, Portugal, 23-26 May 2000. Proceedings. Piscataway : Institute of Electrical and Electronics Engineers, 2000, s. 161-166, bibliogr. 8 poz.

64/71
Nr opisu: 0000117529   
Initialisation of BIST circuits based on rule 60 Cellular Automata.
[Aut.]: Tomasz Garbolino, Andrzej** Hławiczka.
W: IFAC Workshop on Programmable Devices and Systems (PDS 2000), Ostrava, Czech Republic, 8-9 February 2000. Oxford : Elsevier, 2000, s. 123-128, bibliogr. 9 poz. (IFAC Proceedings Volumes ; vol. 33, iss. 1 1474-6670)

rejestr ; stan początkowy ; test ; generowanie testów ; testowalność ; projektowanie VLSI

register ; initial state ; test ; test generation ; testability ; design VLSI

65/71
Nr opisu: 0000002388
Ustawianie stanu początkowego liniowych generatorów testów zbudowanych w oparciu o przerzutniki T.
[Aut.]: Tomasz Garbolino, Andrzej** Hławiczka.
W: Krajowe Sympozjum Telekomunikacji'2000, Akademia Techniczno-Rolnicza, Bydgoszcz, 6-8 września 2000. [T.] A. Polska Akademia Nauk. Komitet Elektroniki i Telekomunikacji [i in.]. Warszawa : Instytut Telekomunikacji Politechniki Warszawskiej, 2000, s. 271-279, bibliogr. 10 poz.

66/71
Nr opisu: 0000008460   
A new LFSR with D and T flip-flops as an effective test pattern generator for VLSI circuits.
[Aut.]: Tomasz Garbolino, Andrzej** Hławiczka.
W: Dependable computing. Third European Dependable Computing Conference, Prague, Czech Republic, September 15-17, 1999. Proceedings. Eds: J. Hlavicka, E. Maehle, A. Pataricza. Berlin : Springer, 1999, s. 321-338, bibliogr. 12 poz. (Lecture Notes in Computer Science ; vol. 1667 0302-9743). Impact Factor 0.872

67/71
Nr opisu: 0000129401
Synthesis and analysis of new LFSRs with D and T flip-flops, XOR and IOR gates.
[Aut.]: Tomasz Garbolino, Andrzej** Hławiczka.
W: 1. Workshop Testmethoden und Zuverlässigkeit von Schaltungen und Systemen, Potsdam-Hermannswerder, vom 28. Februar bis 2. März. Red.: H. T. Vierhaus, M. Gossel. Brandenburgische TU Cottbus. Technische Informatik, Universitat Potsdam. Institut fur Informatik. Cottbus : Universitatsbibliothek. Publikationsstelle, 1999, s. 34-37, bibliogr. 9 poz.

68/71
Nr opisu: 0000091919
Test pattern generator for delay faults based on LFSR with D,T flip-flops and internal inverters.
[Aut.]: Tomasz Garbolino, Andrzej** Hławiczka.
W: Design and diagnostics of electronic circuits and systems. DDECS'98. Second International Workshop on Design and Diagnostics of Electronic Circuits and Systems, Szczyrk, Poland, September 2-4, 1998. Proceedings. Eds: Andrzej Hławiczka, Andrzej Kraśniewski, Dariusz Badura. Gliwice : Silesian Technical University Press, 1998, s. 153-160, bibliogr. 15 poz.

69/71
Nr opisu: 0000041886
ICs' output modification for interconnections testing purpose.
[Aut.]: Tomasz Garbolino, Adam Kristof.
W: International Conference on Programmable Devices and Systems. PDS'96, Ostrava, Czech Republic, November 26-28, 1996. VSB Technical University Ostrava. Department of Electronics and Telecommunication. [B.m.] : [b.w.], 1996, s. 101-107, bibliogr. 14 poz.

70/71
Nr opisu: 0000034915
Wbudowane generatory testów deterministycznych dla samotestowalnych układów ASIC.
[Aut.]: Tomasz Garbolino.
-Elektronika 1996 R. 37 nr 6, s. 21-26, bibliogr. 11 poz.

71/71
Nr opisu: 0000037044
Optimised synthesis of self-testable finite state machine using BIST-PAT structures in PLDs.
[Aut.]: Tomasz Garbolino.
W: Programmable devices and systems. PDS'95. International conference, Gliwice, Poland, 9-10.11.95. Conference proceedings. [B.m.] : [b.w.], 1995, s. 51-58, bibliogr. 9 poz.

stosując format:
Nowe wyszukiwanie