Wynik wyszukiwania
Zapytanie: CZERWIŃSKI ROBERT
Liczba odnalezionych rekordów: 63



Przejście do opcji zmiany formatu | Wyświetlenie wyników w wersji do druku | Pobranie pliku do edytora | Przesłanie wyników do modułu analizy | excel | Nowe wyszukiwanie
1/63
Nr opisu: 0000127792
A preface for symposium no 12 "Logic Synthesis and Control Systems".
[Aut.]: Robert Czerwiński, Dariusz Kania, Józef Kulisz, R. Wiśniewski, G. Bazydło.
W: International Conference of Computational Methods in Sciences and Engineering 2018 (ICCMSE 2018), Thessaloniki, Greece, 14-18 March 2018. Eds. Theodore E. Simos, Zacharoula Kalogiratou and Theodore Monovasilis. Melville : American Institute of Physics, 2018, art. no. 080001 (AIP Conference Proceedings ; vol. 2040 0094-243X)

2/63
Nr opisu: 0000127791
FPGA-based implementation of APB/SPI bridge.
[Aut.]: Robert Nawrath, Robert Czerwiński.
W: International Conference of Computational Methods in Sciences and Engineering 2018 (ICCMSE 2018), Thessaloniki, Greece, 14-18 March 2018. Eds. Theodore E. Simos, Zacharoula Kalogiratou and Theodore Monovasilis. Melville : American Institute of Physics, 2018, art. no. 080011, bibliogr. 10 poz. (AIP Conference Proceedings ; vol. 2040 0094-243X)

3/63
Nr opisu: 0000121548   
Impact of PWM control frequency on efficiency of drive with 1 kW permanent magnet synchronous motor.
[Aut.]: Tomasz Rudnicki, Andrzej Sikora, Robert Czerwiński, Tadeusz** Glinka.
-COMPEL 2018 vol. 37 iss. 1, s. 307-318, bibliogr. 15 poz.. Impact Factor 0.705. Punktacja MNiSW 15.000

silnik elektryczny ; PWM ; wytwarzanie energii elektrycznej

electric motor ; PWM ; electric power generation

4/63
Nr opisu: 0000124037   
Zdolni programiści.
[Aut.]: Robert Czerwiński.
-Biul. Pol. Śl. 2018 nr 3, s. 47

Wydział Automatyki, Elektroniki i Informatyki ; programowanie ; sterownik PLC ; konkurs

Faculty of Automatic Control, Electronics and Computer Science ; programming ; PLC controller ; competition

5/63
Nr opisu: 0000106854   
An IEC 61131-3-based PLC implemented by means of an FPGA.
[Aut.]: Mirosław Chmiel, Józef Kulisz, Robert Czerwiński, A. Krzyżyk, M. Rosół, Patryk Smolarek.
-Microprocess. Microsyst. 2016 vol. 44, s. 28-37, bibliogr. 37 poz.. Impact Factor 1.025. Punktacja MNiSW 20.000

programowalny sterownik logiczny ; EN 61131-3 ; jednostka centralna ; jednostka arytmetyczno-logiczna ; arytmetyka zmiennoprzecinkowa ; FPGA

programmable logic controller ; EN 61131-3 ; central processing unit ; arithmetic and logic unit ; floating-point arithmetic ; Field Programmable Gate Array

6/63
Nr opisu: 0000116529   
Central processing unit of IEC 61131-3-based PLC.
[Aut.]: Przemysław Mazur, Mirosław Chmiel, Robert Czerwiński.
W: 14th IFAC Conference on Programmable Devices and Embedded Systems. PDES 2016 Brno, Czech Republic, 5-7 October 2016. Ed. by Zdenek Bradac. Amsterdam : Elsevier, 2016, s. 254-259, bibliogr. 25 poz. (IFAC-PapersOnLine ; vol. 49, iss. 25 2405-8963)

PLC ; IEC 61131-3 ; jednostka centralna ; procesor

PLC ; IEC 61131-3 ; central processing unit ; CPU

7/63
Nr opisu: 0000113551   
Impact of PWM control frequency onto efficiency of a 1 kW permanent magnet synchronous Motor.
[Aut.]: Tomasz Rudnicki, Andrzej Sikora, Robert Czerwiński, Dariusz Polok.
-Elektron. Elektrotech. 2016 vol. 22 iss. 6, s. 10-16, bibliogr. 13 poz.. Impact Factor 0.859. Punktacja MNiSW 15.000

napęd silnika ; maszyna z magnesami trwałymi ; sterowanie momentem ; sterowanie wektorowe ; PWM

motor drive ; permanent magnet machine ; torque control ; vector control ; PWM

8/63
Nr opisu: 0000106853   
State assignment and optimization of ultra-high-speed FSMs utilizing tristate buffers.
[Aut.]: Robert Czerwiński, Dariusz Kania.
-ACM Trans. Des. Autom. Electron. Syst. 2016 vol. 22 iss. 1, art. no. 3 s. 1-25, bibliogr. 36 poz.. Impact Factor 0.850. Punktacja MNiSW 20.000

synteza logiczna ; kodowanie stanów ; automat skończony ; optymalizacja logiczna ; odwzorowanie technologiczne ; binarne drzewo decyzyjne

logic synthesis ; state assignment ; finite state machine ; logic optimization ; technology mapping ; binary decision tree ; tristate buffer

9/63
Nr opisu: 0000100866
Examination of permanent magnet motor with sinusoidal back-EMF.
[Aut.]: Tomasz Rudnicki, Robert Czerwiński, Andrzej Sikora.
W: [13th] IFAC Conference on Programmable Devices and Embedded Systems. PDeS 2015, Cracow, May 13th - 14th, 2015. Preprints. [B.m.] : [b.w.], 2015, s. 183-186, bibliogr. 11 poz.
Toż na CD-ROM

PMSM ; enkoder ; sterowanie wektorowe ; moment obrotowy

PMSM ; encoder ; field oriented control ; torque

10/63
Nr opisu: 0000104491   
Examination of permanent magnet motor with sinusoidal back-EMF.
[Aut.]: Tomasz Rudnicki, Robert Czerwiński, A. Sikora.
-IFAC-PapersOnLine 2015 vol. 48 iss. 4, s. 170-173, bibliogr. 11 poz.
Referat wygłoszony na: 13th IFAC and IEEE Conference on Programmable Devices and Embedded Systems - PDES 2015. Punktacja MNiSW 5.000

PMSM ; koder ; sterowanie wektorowe ; moment obrotowy

PMSM ; encoder ; field oriented control ; torque

11/63
Nr opisu: 0000100892
IEC 61131-3-based PLC implemented by means of FPGA.
[Aut.]: Mirosław Chmiel, Robert Czerwiński, P. Smolarek.
W: [13th] IFAC Conference on Programmable Devices and Embedded Systems. PDeS 2015, Cracow, May 13th - 14th, 2015. Preprints. [B.m.] : [b.w.], 2015, s. 383-388, bibliogr. 16 poz.
Toż na CD-ROM

system sterowania ; jednostka centralna ; układ logiki programowalnej ; EN 61131-3 ; programowalny sterownik logiczny

control system ; central processing unit ; programmable logic device ; EN 61131-3 ; programmable logic controller

12/63
Nr opisu: 0000110960   
IEC 61131-3-based PLC Implemented by means of FPGA.
[Aut.]: Mirosław Chmiel, Robert Czerwiński, Patryk Smolarek.
-IFAC-PapersOnLine 2015 vol. 48 iss. 4, s. 374-379, bibliogr. 16 poz.
Referat wygłoszony na: 13th IFAC and IEEE Conference on Programmable Devices and Embedded Systems - PDES 2015. Punktacja MNiSW 5.000

układ sterujący ; jednostka centralna ; układ logiki programowalnej ; EN 61131-3 ; programowalny sterownik logiczny

control system ; central processing unit ; programmable logic device ; EN 61131-3 ; programmable logic controller

13/63
Nr opisu: 0000100633
Performance analysis of a PMSM drive with torque and speed control.
[Aut.]: Tomasz Rudnicki, Robert Czerwiński, Dariusz Polok, Andrzej Sikora.
W: Mixed design of integrated circuits and systems. MIXDES 2015. Book of abstracts of 22nd international conference, Toruń, Poland, June 25-27, 2015. [Dokument elektroniczy].. Ed. by Andrzej Napieralski. Łódź : Department of Microelectronics and Computer Science. Lodz University of Technology, 2015, s. 147
Toż na USB PenDrive

14/63
Nr opisu: 0000103042   
Performance analysis of a PMSM drive with torque and speed control.
[Aut.]: Tomasz Rudnicki, Robert Czerwiński, Dariusz Polok, Andrzej Sikora.
W: Mixed design of integrated circuits and systems. MIXDES 2015. Proceedings of 22nd international conference, Toruń, Poland, June 25-27, 2015. Ed. by Andrzej Napieralski. Łódź : Department of Microelectronics and Computer Science. Lodz University of Technology, 2015, s. 562-566, bibliogr. 16 poz.

sterowanie wektorowe silnika ; napęd silnika ; maszyna z magnesami trwałymi ; sterowanie momentem

machine vector control ; motor drive ; permanent magnet machine ; torque control

15/63
Nr opisu: 0000096670   
Examination of electromagnetic noises and practical operations of a PMSM motor driven by a DSP and controlled by means of field oriented control.
[Aut.]: Robert Czerwiński, Tomasz Rudnicki.
-Elektron. Elektrotech. 2014 vol. 20 iss. 5, s. 46-50, bibliogr. 12 poz.. Impact Factor 0.561. Punktacja MNiSW 15.000

16/63
Nr opisu: 0000089247   
Układ napędowy z silnikiem z magnesami trwałymi o sinusoidalnym rozkładzie SEM.
[Aut.]: Tomasz Rudnicki, Robert Czerwiński, Andrzej Sikora.
-Prz. Elektrot. 2014 R. 90 nr 1, s. 153-156, bibliogr. 8 poz.. Punktacja MNiSW 14.000

PMSM ; enkoder ; sterowanie wektorowe ; moment obrotowy

PMSM ; encoder ; field oriented control ; torque

17/63
Nr opisu: 0000081174
Finite state machine logic synthesis for complex programmable logic devices.
[Aut.]: Robert Czerwiński, Dariusz Kania.
Berlin : Springer, 2013, XVI, 172 s.
(Lecture Notes in Electrical Engineering ; vol. 231 1876-1100)

CPLD ; FSM ; automat sekwencyjny ; optymalizacja logiczna ; synteza logiczna ; kodowanie stanów

CPLD ; FSM ; finite state machine ; logic optimization ; logic synthesis ; state assignment ; technology mapping

18/63
Nr opisu: 0000089078
FPGA implementation of programmable logic controller compliant with EN 61131-3.
[Aut.]: Robert Czerwiński, Mirosław Chmiel, W. Wygrabek.
W: 12th IFAC Workshop on Programmable Devices and Embedded Systems. PDeS 2013, Velke Karlovice, Czech Republic, 25-27 September 2013 [online]. Ed. Z. Slanina. Oxford : Elsevier, 2013, (plik pdf) s. 138-143, bibliogr. 12 poz. (IFAC Proceedings Volumes ; vol. 12, pt 1 1474-6670)

19/63
Nr opisu: 0000087968   
Sterowanie silnikiem PMSM z zachowaniem stałego kąta mocy.
[Aut.]: Tomasz Rudnicki, Robert Czerwiński, Andrzej Sikora.
-Prz. Elektrot. 2013 R. 89 nr 10, s. 191-194, bibliogr. 8 poz.. Punktacja MNiSW 14.000

silnik z magnesami trwałymi ; enkoder ; sterowanie wektorowe ; moment obrotowy

PMSM ; encoder ; field oriented control ; torque

20/63
Nr opisu: 0000089086
Układ napędowy z silnikiem z magnesami trwałymi o sinusoidalnym rozkładzie SEM.
[Aut.]: Tomasz Rudnicki, Robert Czerwiński, Andrzej Sikora.
W: Wybrane zagadnienia elektrotechniki i elektroniki. WZEE 2013. XI Konferencja, Czarna, 27-30 wrzesień 2013 r. [Dokument elektroniczny]. [B.m.] : [b.w.], 2013, dysk optyczny (CD-ROM) s. 1-4, bibliogr. 8 poz.

21/63
Nr opisu: 0000086483   
Wykorzystanie procesora sygnałowego do sterowania silnikiem z magnesami trwałymi.
[Aut.]: Tomasz Rudnicki, Robert Czerwiński.
-Zesz. Probl. Masz. Elekt. 2013 nr 99, s. 259-263, bibliogr. 7 poz.. Punktacja MNiSW 7.000

stanowisko laboratoryjne ; silnik z magnesami trwałymi ; procesor sygnałowy ; enkoder ; przetwornik prądowy ; PMSM ; DSP

laboratory stand ; permanent magnet motor ; signal processor ; encoder ; current transducer ; PMSM ; DSP

22/63
Nr opisu: 0000071035   
Area and speed oriented synthesis of FSMs for PAL-based CPLDs.
[Aut.]: Robert Czerwiński, Dariusz Kania.
-Microprocess. Microsyst. 2012 vol. 36 iss. 1, s. 45-61, bibliogr. 51 poz.. Impact Factor 0.549. Punktacja MNiSW 20.000

synteza logiczna ; FSM ; kodowanie stanów ; optymalizacja logiczna ; CPLD

logic synthesis ; FSM ; state assignment ; logic optimization ; CPLD

23/63
Nr opisu: 0000076305   
Pomiar prądów fazowych silnika z magnesami trwałymi.
[Aut.]: Tomasz Rudnicki, Robert Czerwiński.
-Zesz. Probl. Masz. Elekt. 2012 nr 97, s. 57-61, bibliogr. 6 poz.. Punktacja MNiSW 5.000

silnik PMSM ; silnik z magnesami trwałymi ; prąd fazowy ; pomiar prądu

PMSM motor ; permanent magnet motor ; phase current ; current measurement

24/63
Nr opisu: 0000070468   
Silnik PMSM: analiza matematyczna, układy sterowania.
[Aut.]: Tomasz Rudnicki, Robert Czerwiński, Aleksander** Fręchowicz.
-Pomiary Autom. Kontr. 2012 vol. 58 nr 1, s. 71-75, bibliogr. 9 poz.. Punktacja MNiSW 7.000

silnik bezszczotkowy ; magnes trwały ; samochód elektryczny ; silnik PMSM

brushless motor ; permanent magnet ; electric vehicle ; PMSM motor

25/63
Nr opisu: 0000081175
Ultrasonografia klasyczna i dopplerowska - podstawy.
[Aut.]: Ł. Szczygieł, Robert Czerwiński.
-Ogólnopol. Prz. Med. 2012 nr 3, s. 36-42. Punktacja MNiSW 4.000

26/63
Nr opisu: 0000072944   
Zastosowanie enkodera absolutnego do sterowania silnikiem synchronicznym z magnesami trwałymi.
[Aut.]: Tomasz Rudnicki, Robert Czerwiński.
-Elektronika 2012 R. 53 nr 8, s. 121-124, bibliogr. 6 poz.. Punktacja MNiSW 6.000

enkoder absolutny ; silnik z magnesami trwałymi ; magnes trwały ; sterowanie wektorowe

absolute encoder ; permanent magnet motor ; permanent magnet ; field oriented control

27/63
Nr opisu: 0000063703   
Komputerowy symulator obiektu przeznaczony do testowania oprogramowania sterowników PLC.
[Aut.]: Józef Kulisz, Robert Czerwiński, Jan* Mocha, Mirosław Chmiel.
-Pomiary Autom. Kontr. 2011 vol. 57 nr 1, s. 3-5, bibliogr. 12 poz.. Punktacja MNiSW 7.000

sterowanie procesami przemysłowymi ; programowalny sterownik logiczny ; PLC ; testowanie oprogramowania ; symulator procesów ; inżynieria oprogramowania

industrial control ; programmable logic controller ; PLC ; software testing ; process simulator ; software engineering

28/63
Nr opisu: 0000081592   
Permanent magnet synchronous motor control driver.
[Aut.]: Tomasz Rudnicki, Robert Czerwiński, Aleksander** Fręchowicz.
W: Mixed design of integrated circuits and systems. MIXDES 2011. Proceedings of the 18th international conference, Gliwice, Poland, 16-18 June 2011. [Dokument elektroniczy]. [Ed. by A. Napieralski]. Wrocław : Department of Microelectronics and Computer Science. Technical University of Łódź, 2011, dysk optyczny (CD-ROM) s. 545-548, bibliogr. 7 poz.

PMSM ; samochód elektryczny ; silnik bezszczotkowy ; magnes trwały ; sterowanie wektorowe

PMSM ; electric car ; brushless motor ; permanent magnet ; field oriented control

29/63
Nr opisu: 0000081101
Silnik PMSM: analiza matematyczna, układy sterowania.
[Aut.]: Tomasz Rudnicki, Robert Czerwiński, Aleksander** Fręchowicz.
W: Informatyka - sztuka czy rzemiosło. KNWS'11, Karpacz, 7-10 czerwca 2011 r. Materiały 8. konferencji naukowej. Preprint. [B.m.] : [b.w.], 2011, s. 145-150, bibliogr. 9 poz.

samochód elektryczny ; silnik bezszczotkowy ; magnes trwały ; silnik PMSM

electric vehicle ; brushless motor ; permanent magnet ; PMSM motor

30/63
Nr opisu: 0000071705   
State minimization by means of incompatibility graph coloring.
[Aut.]: Robert Czerwiński, Dariusz Kania.
-Elektronika 2011 R. 52 nr 3, s. 160-162, bibliogr. 6 poz.. Punktacja MNiSW 6.000

automat sekwencyjny ; minimalizacja liczby stanów ; kolorowanie grafów

finite state machine ; state minimization ; graph coloring

31/63
Nr opisu: 0000069001   
Sterowanie bezszczotkowym silnikiem synchronicznym z magnesami trwałymi.
[Aut.]: Tomasz Rudnicki, Robert Czerwiński.
-Elektronika 2011 R. 52 nr 11, s. 120-123, bibliogr. 6 poz.. Punktacja MNiSW 6.000

silnik synchroniczny ; magnes trwały ; model matematyczny ; układ napędowy

synchronous motor ; permanent magnet ; mathematical model ; drive system

32/63
Nr opisu: 0000069278   
Układy sterowania silnikiem PMSM.
[Aut.]: Tomasz Rudnicki, Robert Czerwiński, Aleksander** Fręchowicz.
-Zesz. Probl. Masz. Elekt. 2011 nr 90, s. 51-55, bibliogr. 7 poz.. Punktacja MNiSW 5.000

silnik PMSM ; magnes trwały ; silnik bezszczotkowy ; synchroniczny silnik bezszczotkowy ; algorytm sterowania

PMSM motor ; permanent magnet ; brushless motor ; permanent magnet synchronous motor ; control algorithm

33/63
Nr opisu: 0000057268   
An algorithm of the test pairs minimization by means of the incompatibility graph.
[Aut.]: Robert Czerwiński, Tomasz Rudnicki.
-Pomiary Autom. Kontr. 2010 vol. 56 nr 6, s. 573-575, bibliogr. 6 poz.

MISR ; uszkodzenie opóźnieniowe ; testowanie ; pary testowe

MISR ; delay fault ; two-pattern testing

34/63
Nr opisu: 0000068980
PC-based object simulator for supporting PLC software development.
[Aut.]: Józef Kulisz, Robert Czerwiński, Jan* Mocha, Mirosław Chmiel.
W: Proceedings of IFAC Workshop on Programmable Devices and Embedded Systems. PDeS 2010, Pszczyna, Poland, 6-8 October 2010. Gliwice : Institute of Electronics, 2010, s. 239-244

35/63
Nr opisu: 0000063602   
Synthesis method of high speed finite state machines.
[Aut.]: Robert Czerwiński, Dariusz Kania.
-Bull. Pol. Acad. Sci., Tech. Sci. 2010 vol. 58 no. 4, s. 635-644, bibliogr. 16 poz.. Impact Factor 0.945

FSM ; złożony programowalny układ elektroniczny ; CPLD ; optymalizacja logiczna ; bufor trójstanowy

FSM ; Complex Programmable Logic Device ; CPLD ; logic optimization ; three-state buffer

36/63
Nr opisu: 0000068978
The virtual drum kit.
[Aut.]: P. Foltyn, P. Flak, Robert Czerwiński, Tomasz Rudnicki.
W: Proceedings of IFAC Workshop on Programmable Devices and Embedded Systems. PDeS 2010, Pszczyna, Poland, 6-8 October 2010. Gliwice : Institute of Electronics, 2010, s. 257-260

37/63
Nr opisu: 0000056742   
CPLD-oriented synthesis of finite state machines.
[Aut.]: Robert Czerwiński, Dariusz Kania.
W: 12th Euromicro Conference on Digital System Design. Architectures, methods and tools. DSD'2009, Patras, Greece, 27-29 August 2009. [B.m.] : [b.w.], 2009, s. 521-528

38/63
Nr opisu: 0000051799
Logic synthesis dedicated for CPLD circuits.
[Aut.]: Dariusz Kania, Adam Milik, Józef Kulisz, Adam Opara, Robert Czerwiński.
-Kwart. Elektron. Telekom. 2009 t. 55 z. 2, s. 287-315, bibliogr. 67 poz.

synteza logiczna ; CPLD ; dekompozycja ; odwzorowanie technologiczne

logic synthesis ; CPLD ; decomposition ; technology mapping

39/63
Nr opisu: 0000058539   
Metoda syntezy logicznej ukierunkowana na wykorzystanie elementu XOR.
[Aut.]: Ł. Ławrocki, Robert Czerwiński.
-Pomiary Autom. Kontr. 2009 vol. 55 nr 8, s. 636-638, bibliogr. 8 poz.

układ programowalny ; CPLD ; programowalna matryca logiczna ; XOR ; synteza logiczna ; dekompozycja

programmable device ; CPLD ; Programmable Array Logic ; XOR ; logic synthesis ; decomposition

40/63
Nr opisu: 0000047556   
Modelowanie automatów synchronicznych w języku VHDL pod kątem efektywnego wykorzystania niezależnych narzędzi syntezy.
[Aut.]: Robert Czerwiński, Józef Kulisz.
-Elektronika 2009 R. 50 nr 2, s. 77-82, bibliogr. 8 poz.

projektowanie układów cyfrowych ; CPLD ; automat sekwencyjny ; VHDL ; kodowanie stanów

digital circuit design ; CPLD ; finite state machine ; VHDL ; state assignment

41/63
Nr opisu: 0000058591
State assignment and logic optimization for finite state machines.
[Aut.]: Robert Czerwiński, Dariusz Kania.
W: 9th IFAC Workshop on Programmable Devices and Embedded Systems. PDeS 2009, Ostrava, Czech Republik, February 10th-12th, 2009. [B.m.] : [b.w.], 2009, s. 39-44, bibliogr. 12 poz.

42/63
Nr opisu: 0000058568
State machine description oriented towards effective usage of vendor-independent synthesis tools.
[Aut.]: Robert Czerwiński, Józef Kulisz.
W: 9th IFAC Workshop on Programmable Devices and Embedded Systems. PDeS 2009, Ostrava, Czech Republik, February 10th-12th, 2009. [B.m.] : [b.w.], 2009, s. 27-32, bibliogr. 10 poz.

43/63
Nr opisu: 0000056461   
Synthesis of finite state machines for CPLDs.
[Aut.]: Robert Czerwiński, Dariusz Kania.
-Int. J. Appl. Math. Comput. Sci. 2009 vol. 19 nr 4, s. 647-659, bibliogr.. Impact Factor 0.684

złożony programowalny układ elektroniczny ; CPLD ; synteza logiczna ; FSM ; kodowanie stanów ; optymalizacja logiczna

Complex Programmable Logic Device ; CPLD ; logic synthesis ; FSM ; state assignment ; logic optimization

44/63
Nr opisu: 0000038050   
Kodowanie stanów samokorekcyjnych układów sekwencyjnych.
[Aut.]: Dariusz Kania, Robert Czerwiński.
-Elektronika 2008 R. 49 nr 5, s. 107-111, bibliogr. 10 poz.

układ programowalny ; kodowanie stanów ; CPLD ; FPGA ; układ sekwencyjny ; układ samokorekcyjny

programmable device ; state assignment ; CPLD ; FPGA ; sequential circuit ; self-correcting circuit

45/63
Nr opisu: 0000039269
Komputerowe wspomaganie pracy w gabinecie lekarskim: jak ułatwić sobie życie i zaoszczędzić parę groszy.
[Aut.]: Ł. Szczygieł, Robert Czerwiński.
-Gab. Pryw. 2007 nr 8/9, s. 73-76

46/63
Nr opisu: 0000031055
Prosta metoda kodowania stanów przeznaczona dla struktur programowalnych.
[Aut.]: Robert Czerwiński, Dariusz Kania.
W: Szósta Krajowa Konferencja Elektroniki, [Darłówko Wschodnie, 11-13 czerwca 2007]. Materiały konferencji. T. 1. [Gdańsk] : [Polskie Towarzystwo Elektrotechniki Teoretycznej i Stosowanej], 2007, s. 189-194, bibliogr. 12 poz.

automat sekwencyjny ; kodowanie stanów ; metoda gorącej jedynki ; układ programowalny

finite state machine ; state assignment ; one-hot method ; programmable device

47/63
Nr opisu: 0000039267
Strona WWW gabinetu lekarskiego: proste, ale jak to zrobić?.
[Aut.]: Ł. Szczygieł, Robert Czerwiński.
-Gab. Pryw. 2007 nr 5/6, s. 58-62

48/63
Nr opisu: 0000029353   
Synteza logiczna układów sekwencyjnych realizowanych w strukturach CPLD opisanych za pomocą języka VHDL.
[Aut.]: Robert Czerwiński, Dariusz Kania.
-Pomiary Autom. Kontr. 2007 nr 7, s. 45-47, bibliogr. 8 poz.

automat sekwencyjny ; FSM ; kodowanie stanów ; CPLD ; VHDL

finite state machine ; FSM ; state assignment ; CPLD ; VHDL

49/63
Nr opisu: 0000023425   
FSMs state encoding targeting at logic level minimization.
[Aut.]: Robert Czerwiński, Dariusz Kania, Józef Kulisz.
-Bull. Pol. Acad. Sci., Tech. Sci. 2006 vol. 54 no. 4, s. 479-487, bibliogr. 17 poz.

kodowanie stanów ; automat skończony ; FSM ; programowalna matryca logiczna ; złożony programowalny układ elektroniczny ; CPLD

state assignment ; finite state machine ; FSM ; Programmable Array Logic ; Complex Programmable Logic Device ; CPLD

50/63
Nr opisu: 0000023176   
Kodowanie stanów automatów sekwencyjnych dla matrycowych struktur programowalnych typu PAL. Rozprawa doktorska.
[Aut.]: Robert Czerwiński.
Gliwice, 2006, 142 s., bibliogr. 117 poz.
Politechnika Śląska. Wydział Automatyki, Elektroniki i Informatyki. Promotor: dr hab. inż. Dariusz Kania

automat sekwencyjny ; układ logiki programowalnej ; kodowanie stanów ; struktura programowalna ; układ PAL

finite state machine ; programmable logic device ; state assignment ; programmable structure ; PAL structure

51/63
Nr opisu: 0000031767
Kodowanie stanów: minimalizacja liczby warstw z przekodowaniem.
[Aut.]: Robert Czerwiński, Dariusz Kania.
W: Piąta Krajowa Konferencja Elektroniki, [Darłówko Wschodnie, 12-14 czerwca 2006]. Materiały konferencji. T. 1. Koszalin : Wydaw. Uczelniane Politechniki Koszalińskiej, 2006, s. 205-210, bibliogr 10 poz.

52/63
Nr opisu: 0000022618
Kodowanie stanów: minimalizacja liczby warstw z przekodowaniem.
[Aut.]: Robert Czerwiński, Dariusz Kania.
W: V Krajowa Konferencja Elektroniki, Darłówko Wschodnie, 12-14 czerwca 2006 r.. Warszawa : Wydaw. Czasopism i Książek Technicznych SIGMA-NOT, 2006, s. 26-28, bibliogr. 10 poz. (Elektronika ; R. 47, nr 11 0033-2089)

kodowanie stanów ; układ synchroniczny ; układ sekwencyjny ; pal ; CPLD

state assignment ; synchronous circuit ; sequential circuit ; PAL ; CPLD

53/63
Nr opisu: 0000030228
Strategie syntezy przeznaczone dla układów CPLD.
[Aut.]: Dariusz Kania, Józef Kulisz, Robert Czerwiński.
W: Reprogramowalne układy cyfrowe. RUC'2006. IX Konferencja naukowa, Szczecin, 18-19 maja 2006. Warszawa : Agenda Wydaw. PAK, 2006, s. 103-105 (Pomiary Automatyka Kontrola ; nr 7 bis wyd. spec. dod. 0032-4140)

54/63
Nr opisu: 0000021174
Kodowanie stanów pod kątem redukcji liczby warstw logicznych.
[Aut.]: Robert Czerwiński, Dariusz Kania, Józef Kulisz.
W: Czwarta Krajowa Konferencja Elektroniki, [Darłowo, 12-15 czerwca 2005 r.]. Materiały konferencji. T. 2. Koszalin : Wydaw. Uczelniane Politechniki Koszalińskiej, 2005, s. 513-518, bibliogr. 11 poz.

55/63
Nr opisu: 0000016197   
Kodowanie wzorców kolumn zorientowane na realizację w strukturach typu PAL.
[Aut.]: Dariusz Kania, Adam Milik, Józef Kulisz, Robert Czerwiński.
-Elektronika 2005 R. 46 nr 11, s. 41-44, bibliogr. 15 poz.

56/63
Nr opisu: 0000015816
Minimalizacja z rozłączeniem implikantów.
[Aut.]: Dariusz Kania, Robert Czerwiński.
W: Czwarta Krajowa Konferencja Elektroniki, [Darłowo, 12-15 czerwca 2005 r.]. Materiały konferencji. T. 1. Koszalin : Wydaw. Uczelniane Politechniki Koszalińskiej, 2005, s. 183-188, bibliogr. 12 poz.

57/63
Nr opisu: 0000021680
Modele dekompozycji przeznaczone dla struktur matrycowych.
[Aut.]: Dariusz Kania, Józef Kulisz, Adam Milik, Robert Czerwiński.
W: Reprogramowalne układy cyfrowe. RUC'2005. Materiały VIII krajowej konferencji naukowej, Szczecin, 12-13 maja 2005. [Politechnika Szczecińska. Wydział Informatyki]. Szczecin : Pracownia Poligraficzna Wydziału Informatyki Politechniki Szczecińskiej, 2005, s. 77-84

58/63
Nr opisu: 0000019954   
State assignment for PAL-based CPLDs.
[Aut.]: Robert Czerwiński, Dariusz Kania.
W: 8th Euromicro Conference on Digital System Design, Porto, Portugal, August 30-September 3, 2005. Proceedings. [Ed.: C. Wolinski]. Los Alamitos : IEEE Computer Society, 2005, s. 127-134, bibliogr. 18 poz.

59/63
Nr opisu: 0000013805
Metody kodowania stanów automatów sekwencyjnych z uwzględnieniem liczby iloczynów struktury typu PAL.
[Aut.]: Robert Czerwiński, Dariusz Kania.
W: Reprogramowalne układy cyfrowe. RUC'2004. Materiały VII krajowej konferencji naukowej, Szczecin, 13-14 maja 2004. Politechnika Szczecińska. Szczecin : Politechnika Szczecińska, 2004, s. 43-50

60/63
Nr opisu: 0000010640
State assignment method for high speed FSMs.
[Aut.]: Robert Czerwiński, Dariusz Kania.
W: Proceedings of IFAC Workshop on Programmable Devices and Systems. PDS 2004, Cracow, November 18th -19th, 2004. [Gliwice] : [Instytut Elektroniki. Wydział Automatyki, Elektroniki i Informatyki Politechniki Śląskiej], [2004], s. 216-221, bibliogr. 14 poz.

maszyna stanów ; maszyny sekwencyjne ; automat ze skończoną liczbą stanów

state machine ; sequential machinery ; finite automaton

61/63
Nr opisu: 0000008805
Metody kodowania stanów automatów sekwencyjnych oparte na wyborze aktywności wyjść.
[Aut.]: Robert Czerwiński, Dariusz Kania.
W: Reprogramowalne układy cyfrowe. RUC'2003. Materiały VI krajowej konferencji naukowej, Szczecin, 8-9 maja 2003. [Szczecin] : [Instytut Informatyki. Politechnika Szczecińska], 2003, s. 9-16, bibliogr. 18 poz.

62/63
Nr opisu: 0000086614
Kodowanie stanów dedykowane dla struktur typu PAL.
[Aut.]: Dariusz Kania, Robert Czerwiński, P. Nocuń.
W: Krajowe Sympozjum Telekomunikacji'2002, Bydgoszcz, 11-13 września 2002. [T.] A: 2. Układy telekomunikacyjne. Polska Akademia Nauk. Komitet Elektroniki i Telekomunikacji [i in.]. [Warszawa] : Instytut Telekomunikacji Politechniki Warszawskiej, [2002], s. 65-71

63/63
Nr opisu: 0000086611
Zastosowanie sieci energetycznej do transmisji informacji.
[Aut.]: Robert Czerwiński, Marcin* Szulc.
-Elektronizacja 2002 nr 3, s. 15-16

stosując format:
Nowe wyszukiwanie