Wynik wyszukiwania
Zapytanie: MICROPROCESS MICROSYST
Liczba odnalezionych rekordów: 10



Przej¶cie do opcji zmiany formatu | Wy¶wietlenie wyników w wersji do druku | Pobranie pliku do edytora | Przesłanie wyników do modułu analizy | excel | Nowe wyszukiwanie
1/10
Nr opisu: 0000128057
Tytuł oryginału: FPGA-based implementation of bistable function blocks defined in the IEC 61131
Autorzy: Mirosław Chmiel.
¬ródło: -Microprocess. Microsyst. 2019 vol. 65, s. 37-46, bibliogr. 27 poz.
Impact Factor: 1.049
Punktacja MNiSW: 20.000
p-ISSN: 0141-9331
e-ISSN: 1872-9436
DOI:
Słowa kluczowe polskie: programowalny sterownik logiczny ; PLC ; IEC 61131 ; język programowania ; FPGA ; bistabilny blok funkcyjny
Słowa kluczowe angielskie: programmable logic controller ; PLC ; IEC 61131 ; programming language ; field programmable gate arrays ; FPGA ; bistable function block
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


2/10
Nr opisu: 0000117445
Tytuł oryginału: Logic synthesis for FPGAs based on cutting of BDD
Autorzy: Marcin Kubica, Adam Opara, Dariusz Kania.
¬ródło: -Microprocess. Microsyst. 2017 vol. 52, s. 173-187, bibliogr. 50 poz.
Impact Factor: 1.049
Punktacja MNiSW: 20.000
p-ISSN: 0141-9331
e-ISSN: 1872-9436
DOI:
Słowa kluczowe polskie: BDD ; dekompozycja ; synteza logiczna ; odwzorowanie technologiczne
Słowa kluczowe angielskie: BDD ; decomposition ; logic synthesis ; technology mapping
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


3/10
Nr opisu: 0000106854
Tytuł oryginału: An IEC 61131-3-based PLC implemented by means of an FPGA
Autorzy: Mirosław Chmiel, Józef Kulisz, Robert Czerwiński, A. Krzyżyk, M. Rosół, Patryk Smolarek.
¬ródło: -Microprocess. Microsyst. 2016 vol. 44, s. 28-37, bibliogr. 37 poz.
Impact Factor: 1.025
Punktacja MNiSW: 20.000
p-ISSN: 0141-9331
e-ISSN: 1872-9436
DOI:
Słowa kluczowe polskie: programowalny sterownik logiczny ; EN 61131-3 ; jednostka centralna ; jednostka arytmetyczno-logiczna ; arytmetyka zmiennoprzecinkowa ; FPGA
Słowa kluczowe angielskie: programmable logic controller ; EN 61131-3 ; central processing unit ; arithmetic and logic unit ; floating-point arithmetic ; Field Programmable Gate Array
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


4/10
Nr opisu: 0000105075
Tytuł oryginału: Implementation of a microcontroller-based simplified FITA-FIS model
Autorzy: Bernard Wyrwoł, Edward** Hrynkiewicz.
¬ródło: -Microprocess. Microsyst. 2016 vol. 44, s. 22-27, bibliogr. 19 poz.
Impact Factor: 1.025
Punktacja MNiSW: 20.000
p-ISSN: 0141-9331
e-ISSN: 1872-9436
DOI:
Słowa kluczowe polskie: sterowanie rozmyte ; system rozmyty ; logika rozmyta ; mikrokontroler ; ARM
Słowa kluczowe angielskie: fuzzy control ; fuzzy system ; fuzzy logic ; microcontroller ; arm
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


5/10
Nr opisu: 0000105292
Tytuł oryginału: On hardware synthesis and implementation of PLC programs in FPGAs
Autorzy: Adam Milik.
¬ródło: -Microprocess. Microsyst. 2016 vol. 44, s. 2-16, bibliogr. 37 poz.
Impact Factor: 1.025
Punktacja MNiSW: 20.000
p-ISSN: 0141-9331
e-ISSN: 1872-9436
DOI:
Słowa kluczowe polskie: PLC ; FPGA ; DSP48 ; LD ; IL ; SFC ; DFG ; synteza wysokiego poziomu ; synteza logiczna ; układ rekonfigurowalny
Słowa kluczowe angielskie: PLC ; FPGA ; DSP48 ; LD ; IL ; SFC ; DFG ; high level synthesis ; logic synthesis ; reconfigurable hardware
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


6/10
Nr opisu: 0000107586
Tytuł oryginału: Preface
Autorzy: Andrzej Pułka.
¬ródło: -Microprocess. Microsyst. 2016 vol. 44, s. 1
p-ISSN: 0141-9331
e-ISSN: 1872-9436
DOI:
Typ publikacji: GD
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


7/10
Nr opisu: 0000107917
Tytuł oryginału: Selected design issues of the medical cyber-physical system for telemonitoring pregnancy at home
Autorzy: J. Jeżewski, Adam Pawlak, K. Horoba, J. Wróbel, Robert Czabański, Michał Jeżewski.
¬ródło: -Microprocess. Microsyst. 2016 vol. 64 Pt. A, s. 35-43, bibliogr. 50 poz.
Impact Factor: 1.025
Punktacja MNiSW: 20.000
p-ISSN: 0141-9331
e-ISSN: 1872-9436
DOI:
Słowa kluczowe polskie: telemonitoring w czasie ci±ży ; medyczny system cyber-fizyczny ; przejęcie sygnału ; inteligentny alarm
Słowa kluczowe angielskie: pregnancy telemonitoring ; medical cyber-physical system ; signal acquisition ; smart alert
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Informacje o dostępie open-access: open-access-licence: OTHER
Dostęp on-line:


8/10
Nr opisu: 0000071035
Tytuł oryginału: Area and speed oriented synthesis of FSMs for PAL-based CPLDs
Autorzy: Robert Czerwiński, Dariusz Kania.
¬ródło: -Microprocess. Microsyst. 2012 vol. 36 iss. 1, s. 45-61, bibliogr. 51 poz.
Impact Factor: 0.549
Punktacja MNiSW: 20.000
p-ISSN: 0141-9331
e-ISSN: 1872-9436
Słowa kluczowe polskie: synteza logiczna ; FSM ; kodowanie stanów ; optymalizacja logiczna ; CPLD
Słowa kluczowe angielskie: logic synthesis ; FSM ; state assignment ; logic optimization ; CPLD
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


9/10
Nr opisu: 0000063719
Tytuł oryginału: Logic synthesis based on decomposition for CPLDs
Autorzy: Dariusz Kania, Adam Milik.
¬ródło: -Microprocess. Microsyst. 2010 vol. 34 iss. 1, s. 25-38, bibliogr. 34 poz.
Impact Factor: 0.545
p-ISSN: 0141-9331
e-ISSN: 1872-9436
Słowa kluczowe polskie: synteza logiczna ; dekompozycja ; PLD ; programowalna matryca logiczna ; CPLD
Słowa kluczowe angielskie: logic synthesis ; decomposition ; PLD ; Programmable Array Logic ; CPLD
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


10/10
Nr opisu: 0000039020
Tytuł oryginału: On the blocking probability in batch Markovian arrival queues
Autorzy: Andrzej Chydziński, Ryszard* Winiarczyk.
¬ródło: -Microprocess. Microsyst. 2008 vol. 32 iss. 1, s. 45-52, bibliogr. 24 poz.
Impact Factor: 0.652
p-ISSN: 0141-9331
e-ISSN: 1872-9436
Słowa kluczowe polskie: system kolejkowy ; blokowanie prawdopodobieństwa ; sieć IP
Słowa kluczowe angielskie: queueing system ; blocking probability ; IP traffic
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


stosuj±c format:
Nowe wyszukiwanie