Wynik wyszukiwania
Zapytanie: WERYFIKACJA FORMALNA
Liczba odnalezionych rekordów: 7



Przej¶cie do opcji zmiany formatu | Wy¶wietlenie wyników w wersji do druku | Pobranie pliku do edytora | Przesłanie wyników do modułu analizy | excel | Nowe wyszukiwanie
1/7
Nr opisu: 0000127486
Tytuł oryginału: JumpSAT based system verification scenarios.
Autorzy: Andrzej Pułka.
¬ródło: W: 2018 International Conference on Signals and Electronic Systems (ICSES), Kraków, Poland, 10-12 September 2018. Eds. Witold Machowski, Jacek Stępień. Piscataway : IEEE, 2018, 301-306, bibliogr. 18 poz.
ISBN: 978-153866768-2
Liczba arkuszy wydawniczych: 0,5
Bazy indeksuj±ce publikację: Scopus; IEEE Xplore
DOI:
Słowa kluczowe polskie: weryfikacja formalna ; badanie spełnialno¶ci logicznej ; weryfikacja oparta na analizie spełnialno¶ci funkcji
Słowa kluczowe angielskie: formal verification ; SAT solving ; SAT-based verification
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


2/7
Nr opisu: 0000096128
Tytuł oryginału: Introducing fuzzy default logic into WalkSAT algorithm.
Autorzy: Andrzej Pułka, Adam Milik.
¬ródło: W: 2014 International Conference on Signals and Electronic Systems (ICSES), Poznań, Poland, 11-13 September 2014. Faculty of Electronics and Telecommunications. Poznan University of Technology. Poland. Piscataway : IEEE, 2014, s. 1-4, bibliogr. 13 poz.
ISBN: 978-1-4799-7009-4
Liczba arkuszy wydawniczych: 0,2
Bazy indeksuj±ce publikację: Web of Science
DOI:
Słowa kluczowe polskie: spełnialno¶ć formuł logicznych ; CNF ; weryfikacja formalna ; wyszukiwarka heurystyczna ; badanie spełnialno¶ci logicznej
Słowa kluczowe angielskie: boolean satisfiability ; CNF ; formal verification ; heuristic search ; SAT solving
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


3/7
Nr opisu: 0000095560
Tytuł oryginału: Selection of search strategies for solving 3-SAT problems
Autorzy: Andrzej Pułka.
¬ródło: -Int. J. Appl. Math. Comput. Sci. 2014 vol. 24 no. 2, s. 283-297, bibliogr. 23 poz.
Impact Factor: 1.227
Punktacja MNiSW: 25.000
p-ISSN: 1641-876X
DOI:
Słowa kluczowe polskie: badanie spełnialno¶ci logicznej ; weryfikacja formalna ; CNF ; spełnialno¶ć formuł logicznych
Słowa kluczowe angielskie: SAT solving ; formal verification ; CNF ; boolean satisfiability
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Informacje o dostępie open-access: open-access-licence: CC-BY-NC-ND
Dostęp on-line:


4/7
Nr opisu: 0000087340
Tytuł oryginału: Automatyczna weryfikacja formalna układu elektronicznego w oparciu o schemat ideowy
Autorzy: M. Szelest, Jacek Izydorczyk, H. Niemiec, M. Jabłeka.
¬ródło: -Elektronika 2013 R. 54 nr 8, s. 111-114, bibliogr. 20 poz.
Punktacja MNiSW: 8.000
p-ISSN: 0033-2089
Słowa kluczowe polskie: układ elektroniczny ; schemat ideowy ; EDA ; weryfikacja formalna
Słowa kluczowe angielskie: electronic circuit ; schematic diagram ; EDA ; formal verification
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.2411
Dostęp on-line:


5/7
Nr opisu: 0000069619
Tytuł oryginału: An effective SAT-solving mechanism with backtrack controlled by FDL
Tytuł w wersji polskiej: Efektywny mechanizm kontroli spełnialno¶ci formuł logicznych z nawrotem sterowania logik± FDL
Autorzy: Andrzej Pułka.
¬ródło: -Elektronika 2011 R. 52 nr 12, s. 21-25, bibliogr. 15 poz.
Punktacja MNiSW: 6.000
p-ISSN: 0033-2089
Słowa kluczowe polskie: badanie spełnialno¶ci logicznej ; weryfikacja formalna ; FUDASAT ; CNF
Słowa kluczowe angielskie: SAT solving ; formal verification ; FUDASAT ; CNF
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.2411
Dostęp on-line:


6/7
Nr opisu: 0000081575
Tytuł oryginału: An effective SAT-solving mechanism with backtrack controlled by FDL.
Autorzy: Andrzej Pułka.
¬ródło: W: Mixed design of integrated circuits and systems. MIXDES 2011. Proceedings of the 18th international conference, Gliwice, Poland, 16-18 June 2011. [Dokument elektroniczy]. [Ed. by A. Napieralski]. Wrocław : Department of Microelectronics and Computer Science. Technical University of ŁódĽ, 2011, dysk optyczny (CD-ROM) s. 252-257, bibliogr. 15 poz.
Organizator: Department of Microelectronics and Computer Science. Technical University of ŁódĽ [et al.]
Słowa kluczowe polskie: spełnialno¶ć formuł logicznych ; CNF ; weryfikacja formalna ; badanie spełnialno¶ci logicznej
Słowa kluczowe angielskie: boolean satisfiability ; CNF ; formal verification ; SAT solving
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


7/7
Nr opisu: 0000062782
Tytuł oryginału: Strategia weryfikacji systemu na chipie oparta na mechaniĽmie FDL
Autorzy: Andrzej Pułka.
¬ródło: -Elektronika 2010 R. 51 nr 12, s. 87-90, bibliogr. 13 poz.
p-ISSN: 0033-2089
Słowa kluczowe polskie: weryfikacja formalna ; elektroniczny system wbudowany ; asercja ; SystemVerilog
Słowa kluczowe angielskie: formal verification ; electronic embedded system ; assertion ; SystemVerilog
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.2411
Dostęp on-line:


stosuj±c format:
Nowe wyszukiwanie